音频收发电路及相关设备、方法、装置和存储介质制造方法及图纸

本申请公开了一种音频收发电路及相关设备、方法、装置和存储介质，其中，音频收发电路包括：数据收发模组、传输总线和主控模组，数据收发模组，包括时钟管理模块和并行设置的多个音频收发模块，音频收发模块用于通过音频总线耦接至拾音电路和/或扬声电路，且时钟管理模块的输出端连接至各个音频收发模块，以同步各个音频收发模块的时钟参数；传输总线，包括主控接口、数据接口和第一配置接口，多个音频收发模块均耦接至数据接口，且时钟管理模块的配置端连接至第一配置接口；主控模组，连接至主控接口，以通过主控接口实现与数据收发模组之间的数据互通。上述方案，能够实现所有通道数据同步且对齐。据同步且对齐。据同步且对齐。

【技术实现步骤摘要】
音频收发电路及相关设备、方法、装置和存储介质


[0001]本申请涉及电子信息
，特别是涉及一种音频收发电路及相关设备、方法、装置和存储介质。

技术介绍

[0002]随着信息化技术的不断发展，人们越来越倾向于使用多人对话系统来实现线上会议、商务洽谈等。通过多人对话系统结合相应算法，可以在一定程度上解决很多房间声学问题，比如声源定位、去混响、语音增强、盲源分离等，故有助于提升多人对话质量。
[0003]目前，市面上多人对话系统一般通过集成麦克风阵列以及诸如DSP(Digital Signal Processor，数字信号处理器)、ARM(即Advanced RISC Machines)、MCU(Micro Control Unit，微控制单元)、ADC(Analog to Digital Converter，模拟数字转换器)等元器件实现。然而，这些方式均存在时钟不同步的问题，故很难实现所有通道数据同步且对齐，继而直接影响后续上述算法的正常执行。有鉴于此，如何实现所有通道数据同步且对齐成为亟待解决的问题。

技术实现思路

[0004]本申请主要解决的技术问题是提供一种音频收发电路及相关设备、方法、装置和存储介质，能够实现所有通道数据同步且对齐。
[0005]为了解决上述技术问题，本申请第一方面提供了一种音频收发电路，包括：数据收发模组、传输总线和主控模组，数据收发模组，包括时钟管理模块和并行设置的多个音频收发模块，音频收发模块用于通过音频总线耦接至拾音电路和/或扬声电路，且时钟管理模块的输出端连接至各个音频收发模块，以同步各个音频收发模块的时钟参数；传输总线，包括主控接口、数据接口和第一配置接口，多个音频收发模块均耦接至数据接口，且时钟管理模块的配置端连接至第一配置接口；主控模组，连接至主控接口，以通过主控接口实现与数据收发模组之间的数据互通。
[0006]为了解决上述技术问题，本申请第二方面提供了一种多媒体设备，包括：拾音电路、扬声电路和上述第一方面中的音频收发电路；其中，拾音电路、扬声电路通过音频总线耦接至音频收发电路。
[0007]为了解决上述技术问题，本申请第三方面提供了一种音频收发方法，音频收发方法应用于上述第一方面中的音频收发设备，音频收发方法包括：主控模组通过传输总线同步各个音频收发模块的时钟参数；基于音频收发任务，通过传输总线获取各个音频收发模块收取的第一音频数据，和/或，准备第二音频数据，由各个音频收发模块通过传输总线取走并发出第二音频数据。
[0008]为了解决上述技术问题，本申请第四方面提供了一种音频收发装置，音频收发装置集成于上述第一方面中的音频收发电路，音频收发装置包括：时钟同步模块和数据传输模块，时钟同步模块，用于驱使主控模组通过传输总线同步各个音频收发模块的时钟参数；
数据传输模块，用于驱使主控模组基于音频收发任务，通过传输总线获取各个音频收发模块收取的第一音频数据，和/或，准备第二音频数据，由各个音频收发模块通过传输总线取走并发出第二音频数据。
[0009]为了解决上述技术问题，本申请第五方面提供了一种计算机可读存储介质，存储有能够被处理器运行的程序指令，程序指令用于实现上述第三方面中的音频收发方法。
[0010]上述方案，音频收发电路包括数据收发模组、传输总线和主控模组，数据收发模组用于通过音频总线耦接至拾音电路和/或扬声电路，时钟管理模块的输出端连接至各个音频收发模块，以同步各个音频收发模块的时钟参数，传输总线包括主控接口、数据接口和第一配置接口，多个音频收发模块均耦接至数据接口，且时钟管理模块的配置端连接至第一配置接口，主控模组连接至主控接口，以通过主控接口实现与数据收发模组之间的数据互通，一方面通过传输总线的主控接口和数据接口，能够有利于实现多个音频收发模块统一的数据收发调度，另一方面通过传输总线的主控接口和第一配置接口，能够同步各个音频收发模块的时钟参数，故能够实现所有通道数据同步且对齐。
附图说明
[0011]图1是本申请音频收发电路一实施例的框架示意图；
[0012]图2是易失性存储介质的存储空间示意图；
[0013]图3是音频收发模块一实施例的框架示意图；
[0014]图4是本申请多媒体设备一实施例的框架示意图；
[0015]图5是本申请音频收发方法一实施例的流程示意图；
[0016]图6是本申请音频收发装置一实施例的框架示意图；
[0017]图7是本申请计算机可读存储介质一实施例的框架示意图。
具体实施方式
[0018]下面结合说明书附图，对本申请实施例的方案进行详细说明。
[0019]以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、接口、技术之类的具体细节，以便透彻理解本申请。
[0020]本文中术语“系统”和“网络”在本文中常被可互换使用。本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。此外，本文中的“多”表示两个或者多于两个。
[0021]请参阅图1，图1是本申请音频收发电路10一实施例的框架示意图。音频收发电路10包括：数据收发模组11、传输总线12和主控模组13，数据收发模组11包括时钟管理模块111和并行设置的多个音频收发模块112，音频收发模块112用于通过音频总线耦接至拾音电路(未图示)和/或扬声电路(未图示)，且时钟管理模块111的输出端A1连接至各个音频收发模块112，以同步各个音频收发模块112的时钟参数；传输总线12包括主控接口121、数据接口122和第一配置接口123，多个音频收发模块112均耦接至数据接口122，且时钟管理模块111的配置端A2连接至第一配置接口123；主控模组13连接至主控接口121，以通过主控接口121实现与数据收发模组11之间的数据互通。
[0022]在一个实施场景中，传输总线12可以包括但不限于AXI(即Advanced eXtensible Interface)等，在此不做限定。
[0023]在一个实施场景中，时钟管理模块111可以包括但不限于：PLL(Phase Locked Loop，锁相环)、MMCM(Mixed
‑
Mode Clock Manager，混合模式时钟管理器)等，在此不做限定。时钟管理模块111的工作原理，可以参阅诸如PLL、MMCM等相关技术细节，字词不再赘述。故此，通过时钟管理模块111来配置音频收发模块112关于音频总线的时钟信号，例如，对于I2S而言，通过时钟管理模块111可以配置MCLK/LRCK/SCK三个时钟信号的频率，有利于适应不同算法场景。
[0024]在一个实施场景中，音频总线可以包括但不限于I2S(Inter
‑
IC Sound，集成电路内置音频总线)等，在此不做限定。需要说明的是，标准本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种音频收发电路，其特征在于，包括：数据收发模组，包括时钟管理模块和并行设置的多个音频收发模块，所述音频收发模块用于通过音频总线耦接至拾音电路和/或扬声电路，且所述时钟管理模块的输出端连接至各个所述音频收发模块，以同步各个所述音频收发模块的时钟参数；传输总线，包括主控接口、数据接口和第一配置接口，所述多个音频收发模块均耦接至所述数据接口，且所述时钟管理模块的配置端连接至所述第一配置接口；主控模组，连接至所述主控接口，以通过所述主控接口实现与所述数据收发模组之间的数据互通。2.根据权利要求1所述的电路，其特征在于，所述传输总线还包括第二配置接口，所述数据收发模组还包括信号分路模块，所述信号分路模块包括信号汇集端和多个信号分路端，所述信号汇集端与所述第二配置接口连接，所述多个信号分路端分别连接至不同所述音频收发模块，以配置各个所述音频收发模块的语音参数。3.根据权利要求1所述的电路，其特征在于，所述数据收发模组还包括数据调度模块，所述数据调度模块包括数据汇集端和多个数据分路端，所述数据汇集端与所述数据接口连接，所述多个数据分路端分别连接至不同所述音频收发模块，以调度各个所述音频收发模块的数据收发操作。4.根据权利要求1所述的电路，其特征在于，所述数据接口还耦接至所述主控模组的中断接口，所述多个音频收发模块均完成数据传输之后，所述数据接口处产生中断信号，以通过所述中断接口通知所述主控模组执行数据处理操作。5.根据权利要求1所述的电路，其特征在于，所述音频收发模块包括：时钟产生单元，包括时钟输入端和时钟输出端，所述时钟输入端与所述时钟管理模块的输出端连接；串并转换单元，包括第一输入端、第一输出端和第一时钟配置端，所述第一输入端用于耦接至所述拾音电路，所述第一输出端耦接至所述数据接口，且所述第一时钟配置端与所述时钟输出端连接；并串转换单元，包括第二输入端、第二输出端和第二时钟配置端，所述第二输出端用于耦接至所述扬声电路，所述第二输入端耦接至所述数据接口，且所述第二时钟配置端与所述时钟输出端连接。6.根据权利要求1所述的电路，其特征在于，所述时钟管理模块还包括输入端，用于与外部晶振连接。7.根据权利要求1所述的电路，其特征在于，所述数据收发模组为IP核。8.根据权利要求1所述的电路，其特征在于，所述音频收发电路还包括易失性存储介质，所述易失性存储介质与所述传输总线连接；其中，所述音频收发模块在收取第一音频数据时，通过所述数据接口将所述第一音频数据缓存于所述易失性存储介质，所述主控模组从所述易失性存储介质取走所述第一音频数据，和/或，所述主控模组在发出第二音频数据时，通过所述主控接口将所述第二音频数据缓存于所述易失性存储介质，所述音频收发模块通过所述数据接口从所述易失性存储介质取走并发出所述第二音频数据。9.根据权利要求8所述的电路，其特征在于，各个所述音频收发模块分别设有不同序
位，且在所述易失性存储介质中分别对应有存储地址，所述存储地址是基于基地址、地址偏移以及所述音频收发模块的序位所确定的，所述地址偏移与所述音频收发模块所配置的语音参数相关。10.根据权利要求1至9任一项所述的电路，其特征在于，所述音频收发电路由可编程化系统单芯片实现，且所述数据收发模组由所述可编程化系统单芯片的可编程逻辑部分实现，所...

【专利技术属性】
技术研发人员：黎绍鑫，郝正海，徐承，
申请(专利权)人：合肥讯飞数码科技有限公司，
类型：发明
国别省市：