用于易失性存储器装置中的地址加扰的设备、系统和方法制造方法及图纸

本申请涉及用于易失性存储器装置中的地址加扰的设备、系统和方法。一种易失性存储器包含地址加扰器，所述地址加扰器被配置成加扰所接收地址的至少一部分以使用至少一个加扰密钥混淆存储器阵列的地址拓扑。所述至少一个加扰密钥是由随机数生成器生成。所述地址加扰器被配置成使用所接收地址和所述至少一个加扰密钥执行逻辑逐位操作以生成经加扰行地址。扰密钥执行逻辑逐位操作以生成经加扰行地址。扰密钥执行逻辑逐位操作以生成经加扰行地址。

【技术实现步骤摘要】
用于易失性存储器装置中的地址加扰的设备、系统和方法


[0001]本公开大体上涉及易失性存储器装置，例如动态随机存取存储器(DRAM)，且更具体地，涉及用于易失性存储器装置中的地址加扰的设备、系统和方法。

技术介绍

[0002]对易失性存储器的攻击变得越来越普遍，包含行锤攻击和其它类型的攻击。对存储器装置的一些攻击是基于对存储器装置的存储器阵列的地址拓扑的了解。因此，攻击者可能会花费一定的时间对DRAM装置的地址拓扑进行反向工程化以协调存储器阵列的攻击。需要提高安全性以混淆存储器装置中的地址拓扑。

技术实现思路

[0003]根据本申请的方面，提供一种设备。所述设备包括：存储器阵列，其包括对应于第一地址的第一行易失性存储器单元和对应于第二地址的第二行易失性存储器单元；以及地址解码器，其被配置成经由命令和地址总线接收定向到所述第一地址的存取命令，并使用加扰密钥加扰所述第一地址以提供所述第二地址，其中响应于所述存取命令而执行对对应于所述第二地址的所述第二行存储器单元的存取。
[0004]根据本申请的另一方面，提供一种设备。所述设本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备，其包括：存储器阵列，其包括对应于第一地址的第一行易失性存储器单元和对应于第二地址的第二行易失性存储器单元；以及地址解码器，其被配置成经由命令和地址总线接收定向到所述第一地址的存取命令，并使用加扰密钥加扰所述第一地址以提供所述第二地址，其中响应于所述存取命令而执行对对应于所述第二地址的所述第二行存储器单元的存取。2.根据权利要求1所述的设备，其中所述地址解码器包括地址加扰器，所述地址加扰器被配置成使用所述加扰密钥加扰所述第一地址以提供所述第二地址。3.根据权利要求2所述的设备，其中所述地址加扰器包括多个逻辑电路，所述多个逻辑电路各自被配置成在所述第一地址的相应位和所述加扰密钥的相应位之间应用逻辑逐位比较以提供所述第二地址的相应位。4.根据权利要求3所述的设备，其中所述多个逻辑电路各自被配置成在所述第一地址的所述相应位、所述加扰密钥的所述相应位和第二加扰密钥的相应位之间应用逻辑逐位比较以提供所述第二地址的所述位。5.根据权利要求1所述的设备，其进一步包括随机数生成器，所述随机数生成器被配置成使用随机数生成算法生成所述加扰密钥。6.根据权利要求5所述的设备，其中所述随机数生成器被配置成响应于复位或加电而改变所述加扰密钥。7.根据权利要求5所述的设备，其中所述随机数生成器被配置成响应于从存储器控制器接收到命令而改变所述加扰密钥。8.根据权利要求1所述的设备，其进一步包括刷新控制电路，所述刷新控制电路被配置成使用第二加扰密钥加扰顺序刷新行以提供经加扰刷新行，其中基于所述经加扰刷新行对所述存储器阵列的一行易失性存储器单元执行刷新操作。9.根据权利要求1所述的设备，其中所述第二加扰密钥不同于所述第一加扰密钥。10.根据权利要求1所述的设备，其中所述存储器阵列是动态随机存取存储器阵列。11.一种设备，其包括：存储器阵列，其包括多行易失性存储器单元；以及刷新控制电路，其被配置成使用加扰密钥加扰第一刷新地址以提供对应于所述多行易失性存储器单元中的第一行的第一经加扰刷新地址以用于第一自动刷新操作，并且使用所述加扰密钥加扰第二刷新地址以提供对应于所述多行易失性存储器单元中的第二行的第二经加扰刷新地址以用于所述第一刷新操作之后的第二自动刷新操作，其中所述第一地址与所述第二地址是顺序的且所述第一经加扰地址与所述第二经加扰地址不是顺序的。12.根据权利要求11所述的设备，其进一步包括地址解码器，所述地址解码器被配置成使用第二加扰密钥加扰对应于所接收地址命令的存取地址以提供经加扰存取地址，其中响应于所述存取命令而执行对对应于所述经加扰存取地址的所述多个存储器单元的一行的存取。13.根据权利要求12所述的设备，其中所述第二加扰密钥不同于所述第一加扰密钥。14.根据权利要求11所述的设备，其进一步包括随机数生成器，所述随机数生成器被配置成使用随机数生成算法...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：