一种采样保持电路及模数转换器制造技术

本发明专利技术涉及集成电路领域，公开了一种采样保持电路及模数转换器，在采样阶段，第一NMOS的源极电压为输入信号的电压，由于采样线性化模块使得第一NMOS的栅极电压为输入信号的电压加驱动电压，所以第一NMOS的栅极电压减去第一NMOS的源极电压等同于输入信号的电压加驱动电压再减去输入信号的电压，可见最终第一NMOS的分压与输入信号的电压无关，从而使得采样保持电路的输出信号与输入信号成线性关系，保证了集成电路的精度。保证了集成电路的精度。保证了集成电路的精度。

【技术实现步骤摘要】
一种采样保持电路及模数转换器


[0001]本专利技术涉及集成电路领域，特别是涉及一种采样保持电路及模数转换器。

技术介绍

[0002]在集成电路领域常会用到采样保持电路，其作用是在时域上以一定的周期对输入信号的电压进行采样并保持，现有技术中的采样保持电路如图1所示，在时钟信号Clk为高电平时，NMOS导通，输出信号Vout跟随输入信号Vin变化，该阶段为采样阶段；在时钟信号Clk为低电平时，NMOS关断，输出信号Vout为时钟信号Clk的下降沿来临时的值，并持续保持至时钟信号Clk的上升沿来临时，该阶段为保持阶段。在采样阶段，由于NMOS分压也与输入信号的电压有关，导致输出信号Vout的电压不与输入信号Vin的电压成线性关系，从而导致应用该采样保持电路时会对集成电路的精度造成影响，例如应用于高精度的模数转换器时会对模数转换器的输出信噪比造成影响。

技术实现思路

[0003]本专利技术的目的是提供一种采样保持电路及模数转换器，能够让第一NMOS的分压与输入信号的电压无关，从而使得采样保持电路的输出信号与输入信号成线性关系，保证集成本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种采样保持电路，其特征在于，包括第一NMOS、第一电容、采样线性化模块、保持模块及控制模块；在时钟信号为低电平时，所述控制模块用于控制所述保持模块为工作状态以便所述采样保持电路处于保持阶段；在所述时钟信号为高电平时，所述控制模块用于控制所述采样线性化模块为工作状态以便所述采样保持电路处于采样阶段，且控制所述第一NMOS的栅极的电压为输入信号的电压加驱动电压；所述控制模块的输入端用于输入所述时钟信号，所述控制模块的输出端分别与所述保持模块的控制端及所述采样线性化模块的控制端连接；所述保持模块的输出端与所述第一NMOS的栅极连接，所述采样线性化模块的输入端用于输入信号，所述采样线性化模块的第一输出端与所述第一NMOS的栅极连接，所述采样线性化模块的第二输出端与所述第一NMOS的源极连接；所述第一NMOS的漏极与所述第一电容的第一端连接且连接的公共端作为所述采样保持电路的输出端，所述第一电容的第二端接地。2.如权利要求1所述的采样保持电路，其特征在于，所述采样线性化模块包括运算放大器及电压提供模块；所述运算放大器的同相输入端作为所述采样线性化模块的输入端，所述运算放大器的反相输入端与所述运算放大器的输出端连接且连接的公共端作为所述采样线性化模块的第二输出端；所述电压提供模块用于在所述采样线性化模块为工作状态时控制所述电压提供模块的输出端的电压为所述输入信号的电压加所述驱动电压；所述电压提供模块的控制端作为所述采样线性化模块的控制端，所述电压提供模块的输入端与所述运算放大器的输出端连接，所述电压提供模块的输出端作为所述采样线性化模块的第一输出端。3.如权利要求2所述的采样保持电路，其特征在于，所述保持模块包括第二NMOS，所述第二NMOS的栅极与所述第一反相器的输出端连接，所述第二NMOS的源极接地，所述第二NMOS的漏极作为所述保持模块的输出端。4.如权利要求3所述的采样保持电路，其特征在于，所述控制模块包...

【专利技术属性】
技术研发人员：何力，杨奕，
申请(专利权)人：山东兆通微电子有限公司，
类型：发明
国别省市：