一种可快速启动的带隙基准电压源及其应用制造技术

本发明专利技术涉及电路设计技术领域，公开了一种可快速启动的带隙基准电压源及其应用，其中带隙基准电压源包括带隙基准主电路、驱动电路、偏置电路和快启动电路，快启动电路包括偏置电路快启模块、主电路快启模块和驱动电路快启模块；本发明专利技术通过在关键节点建立初值，能够大大地加快带隙基准电压源的建立速度，具有较高的实用价值和广泛的应用前景。实用价值和广泛的应用前景。实用价值和广泛的应用前景。

【技术实现步骤摘要】
一种可快速启动的带隙基准电压源及其应用


[0001]本专利技术涉及电路设计
，具体涉及一种可快速启动的带隙基准电压源及其应用。

技术介绍

[0002]带隙基准电压源作为电路设计中的基础模块被广泛应用于模拟、混合信号和射频系统芯片中。
[0003]而在一些应用场合，带隙基准电路需要在很短的时间内建立好稳定的电压输出，然而带隙基准电路中一些节点上有大量电容减慢了带隙基准的建立时间，所以如何使得带隙基准电路快速建立，成为了亟需解决的问题。

技术实现思路

[0004]针对现有技术的不足，本专利技术提供一种可快速启动的带隙基准电压源电路，能实现带隙基准电压源的快速建立。
[0005]本专利技术解决技术问题采用如下技术方案：
[0006]一种可快速启动的带隙基准电压源，包括带隙基准主电路、驱动电路、偏置电路和快启动电路，其中，
[0007]所述带隙基准主电路配置成用于产生基准电压V
ref1
并送入驱动电路；
[0008]所述驱动电路配置成用于接收基准电压V
ref1
以增加所述电压源的驱动能力并输出优化基准电压V
ref2
；
[0009]所述偏置电路配置成用于向带隙基准主电路和驱动电路提供适配的偏置电压V
Biasn
；
[0010]所述快启动电路包括依次匹配偏置电路、带隙基准主电路和驱动电路设置的偏置电路快启模块、主电路快启模块和驱动电路快启模块，配置成在接收到使能信号后实现偏置电压V
Biasn
、基准电压V
ref1
和优化基准电压V
ref2
的快速建立和输出。
[0011]优选地，所述接收到使能信号后实现偏置电压V
Biasn
、基准电压V
ref1
和优化基准电压V
ref2
的快速建立和输出具体包括：
[0012]在接收到高电平的使能信号后，所述偏置电路快启模块、主电路快启模块和驱动电路快启模块依次开启，并配合偏置电路、带隙基准主电路和驱动电路顺次实现偏置电压V
Biasn
、基准电压V
ref1
和优化基准电压V
ref2
的快速建立和输出，并在偏置电压V
Biasn
、基准电压V
ref1
和优化基准电压V
ref2
稳定建立后依次自动关闭偏置电路快启模块、主电路快启模块和驱动电路快启模块。
[0013]优选地，所述偏置电路快启模块包括NMOS管NM3～NM5、PMOS管PM6和PM7，其中，
[0014]NMOS管NM3源端、NM4源端、PMOS管PM7栅端均接地；
[0015]所述NMOS管NM3栅端接入偏置电压V
Biasn
，并与PMOS管PM7共漏端并连接NMOS管NM4栅端；
[0016]所述NMOS管NM4漏端和NM5源端相连，NMOS管NM5、PMOS管PM6共栅端并接入所述使能信号、共漏端并输出偏置电路输入电压V
Biasp
；
[0017]所述PMOS管PM6和PM7源端均接入电源电压。
[0018]优选地，所述主体电路快启模块包括NMOS管NM6～NM11、PMOS管PM8～PM11和反相器I1～I4，其中，
[0019]PMOS管PM8、PM10和PM11源端均接入电源电压，PMOS管PM11、PM8和NMOS管NM6的漏端均接入反相器I1输入端，反相器I1～I4的输入端和输出端依次相连，反相器I1输出端接入PMOS管PM9的栅端，反相器I2输出端和NMOS管NM8、NM9、NM10的栅端相连；
[0020]所述NMOS管NM6栅端接入基准电压V
ref1
，所述PMOS管PM8接入所述使能信号，NMOS管NM7栅端接入偏置电压V
Biasn
；
[0021]反相器I4输出端分别接入NMOS管NM9、NM10漏端，NMOS管NM7漏端与NM8源端相连，NMOS管NM8和PMOS管PM9漏端相连，PMOS管PM10漏端和栅端相连后接入PM9源端；
[0022]所述NMOS管NM6、NM7源端和PMOS管PM11栅端均接地。
[0023]优选地，所述驱动电路快启模块包括NMOS管NM11～NM13、PMOS管PM12～PM15、反相器I5和I6，其中，
[0024]PMOS管PM12、PM14和PM15源端均接入电源电压，PMOS管PM12、PM15和NMOS管NM11共漏端并接入反相器I5输入端，反相器I5输出端与I6输入端共同接入PMOS管PM13栅端，反相器I6输出端与NMOS管NM13栅端相连；
[0025]所述NMOS管NM11栅端接入优化基准电压V
ref2
，所述PMOS管PM12接入所述使能信号，NMOS管NM12栅端接入偏置电压V
Biasn
、源端与NM13源端相连，PMOS管PM14的栅端、漏端相连接入PM13的源端；
[0026]所述NMOS管NM11、NM12源端和PMOS管PM15栅端均接地。
[0027]优选地，所述偏置电路包括NMOS管NM1和NM2、PMOS管PM4和PM5以及电阻R7，其中，
[0028]所述PMOS管PM4和PM5源端均接入电源电压，PM4栅端和漏端与PM5栅端相连并接入偏置电路输入电压V
Biasp
；
[0029]NMOS管NM1、NM2栅端与NM2和PMOS管PM5的漏端均相连并作为输出节点输出偏置电压V
Biasn
；
[0030]电阻R7一端与NMOS管NM1的源端相连，另一端与NMOS管NM2的源端均接地。
[0031]优选地，所述带隙基准主电路包括PMOS管PM1和PM2、电阻R1～R4、三极管Q1和Q2以及运算放大器E1，其中，
[0032]运算放大器E1输出端接入PMOS管PM1和PM2栅端，并同步接入所述主体电路快启模块中NMOS管NM8和NM9的漏端；
[0033]PMOS管PM1和PM2的源端均接入电源电压，电阻R1和R2一端共同接入运算放大器E1正输入端，另一端分别接PM1的漏端和三极管Q1的发射极，三极管Q1的发射极还接入所述主体电路快启模块中NMOS管NM9的源端；电阻R3和R4一端共同接入运算放大器E1负输入端，另一端分别接PM2的漏端和三极管Q2的发射极，三极管Q2的发射极还接入所述主体电路快启模块中NMOS管NM10的源端，三极管Q1和Q2的基极和集电极均接地；
[0034]PMOS管PM2漏端作为输出节点输出基准电压V
ref1
。
[0035]优选地，所述驱动电路包括PMOS管PM3、电阻R5和R6以及运算放大器E2，其中，
[0036]PMOS管PM3源端接入电源本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可快速启动的带隙基准电压源，其特征在于，包括带隙基准主电路、驱动电路、偏置电路和快启动电路，其中，所述带隙基准主电路配置成用于产生基准电压V
ref1
并送入驱动电路；所述驱动电路配置成用于接收基准电压V
ref1
以增加所述电压源的驱动能力并输出优化基准电压V
ref2
；所述偏置电路配置成用于向带隙基准主电路和驱动电路提供适配的偏置电压V
Biasn
；所述快启动电路包括依次匹配偏置电路、带隙基准主电路和驱动电路设置的偏置电路快启模块、主电路快启模块和驱动电路快启模块，配置成在接收到使能信号后实现偏置电压V
Biasn
、基准电压V
ref1
和优化基准电压V
ref2
的快速建立和输出。2.根据权利要求1所述的一种可快速启动的带隙基准电压源，其特征在于，所述接收到使能信号后实现偏置电压V
Biasn
、基准电压V
ref1
和优化基准电压V
ref2
的快速建立和输出具体包括：在接收到高电平的使能信号后，所述偏置电路快启模块、主电路快启模块和驱动电路快启模块依次开启，并配合偏置电路、带隙基准主电路和驱动电路顺次实现偏置电压V
Biasn
、基准电压V
ref1
和优化基准电压V
ref2
的快速建立和输出，并在偏置电压V
Biasn
、基准电压V
ref1
和优化基准电压V
ref2
稳定建立后依次自动关闭偏置电路快启模块、主电路快启模块和驱动电路快启模块。3.根据权利要求1所述的一种可快速启动的带隙基准电压源，其特征在于，所述偏置电路快启模块包括NMOS管NM3～NM5、PMOS管PM6和PM7，其中，NMOS管NM3源端、NM4源端、PMOS管PM7栅端均接地；所述NMOS管NM3栅端接入偏置电压V
Biasn
，并与PMOS管PM7共漏端并连接NMOS管NM4栅端；所述NMOS管NM4漏端和NM5源端相连，NMOS管NM5、PMOS管PM6共栅端并接入所述使能信号、共漏端并输出偏置电路输入电压V
Biasp
；所述PMOS管PM6和PM7源端均接入电源电压。4.根据权利要求1所述的一种可快速启动的带隙基准电压源，其特征在于，所述主体电路快启模块包括NMOS管NM6～NM11、PMOS管PM8～PM11和反相器I1～I4，其中，PMOS管PM8、PM10和PM11源端均接入电源电压，PMOS管PM11、PM8和NMOS管NM6的漏端均接入反相器I1输入端，反相器I1～I4的输入端和输出端依次相连，反相器I1输出端接入PMOS管PM9的栅端，反相器I2输出端和NMOS管NM8、NM9、NM10的栅端相连；所述NMOS管NM6栅端接入基准电压V
ref1
，所述PMOS管PM8接入所述使能信号，NMOS管NM7栅端接入偏置电压V
Biasn
；反相器I4输出端分别接入NMOS管NM9、NM10漏端，NMOS管NM7漏端与NM8源端相连，NMOS管NM8和PMOS管PM9漏端相连，PMOS管PM10漏端和栅端相连后接入...

【专利技术属性】
技术研发人员：盛荣华，欧阳托日，吕向东，任军，李政达，
申请(专利权)人：恒烁半导体合肥股份有限公司，
类型：发明
国别省市：