本发明专利技术公开了一种毫米波发射机及其时间调制功率放大电路，时间调制功率放大电路包括级联的放大单元；每个放大单元包括：下晶体管，其栅极与调制信号耦合，其第一极与公共端连接；上晶体管，其第一极与下晶体管的第二极连接，其第二极通过负载与供电端连接；功率匹配网络，其输入端与上晶体管的第二极连接，其输出端用于输出放大后的信号；对于第一级放大单元，其上晶体管的栅极与中心信号耦合，后续各放大单元的上晶体管的栅极与前级放大单元的功率匹配网络的输出端耦合。级联的放大单元具有很高的电路回退效率；时间调制功率放大电路可抑制高次谐波，构成四通道或八通道的驱动电路时可抑制三次和五次谐波，提高了空间波束效率。率。率。
【技术实现步骤摘要】
Operation of Envelope Tracking Power Amplifier[J].IEEE transactions on Microwave Theory and Techniques,2011,59(7):1787
–
1795.
[0011][Zhang]Zhang A,Chen M SW.A subharmonic switching digital power amplifier for power backoff efficiency enhancement[J].IEEE Journal of Solid
‑
State Circuits,2019,54(4):1017
–
1028.
[0012][Johnson]Johnson T,Stapleton S P.RF class
‑
D Amplification with Bandpass Sigma Delta Modulator Drive Signals[J].IEEE Transactions on Circuits and Systems I:Regular Papers,2006,53(12):2507
–
2520.
技术实现思路
[0013]有鉴于现有技术的上述缺陷，本发提供一种毫米波发射机及其时间调制功率放大电路，通过该放大电路提高回退效率并实现空间波束效率优化。
[0014]为实现上述目的，本专利技术提供了一种毫米波发射机的时间调制功率放大电路，其包括至少一组级联的放大单元；每个所述放大单元包括：
[0015]下晶体管，其栅极与调制信号耦合，其第一极与公共端连接；
[0016]上晶体管，其第一极与所述下晶体管的第二极连接，其第二极通过负载与供电端连接；
[0017]功率匹配网络，其输入端与所述上晶体管的第二极连接，其输出端用于输出放大后的信号；
[0018]对于第一级放大单元，其上晶体管的栅极与中心信号耦合，后续各放大单元的上晶体管的栅极与前级放大单元的功率匹配网络的输出端耦合。
[0019]本专利技术的进一步改进在于：对于下晶体管和上晶体管，
[0020]当晶体管类型为NMOS时，第一极为源极，第二极为漏极；
[0021]当晶体管类型为PMOS时，第一极为漏极，第二极为源极。
[0022]本专利技术的进一步改进在于：下晶体管与上晶体管的宽长比的比值为3～4。
[0023]本专利技术的进一步改进在于：下晶体管与上晶体管的沟道长度相等。
[0024]本专利技术的进一步改进在于：包括两组相对于公共端对称的放大单元，以构成差分放大结构。
[0025]本专利技术的进一步改进在于：调制信号为方波，其频率为10MHz～10GHz；中心信号为正弦波信号，其频率为28GHz～300GHz。
[0026]本专利技术还提供一种毫米波发射机，每个天线的驱动电路包括多个信号通道，每个信号通道包括：
[0027]无源耦合器，用于对中心信号进行移相；
[0028]上述的毫米波发射机的时间调制功率放大电路，其输入端与所述无缘耦合器的输出端连接，其输出端耦合至所述天线；
[0029]信号通道为4时，各信号通道的无源耦合器对中心信号的移相角度分别为0
°
、90
°
、180
°
、270
°
；
[0030]信号通道为8时，各信号通道的无源耦合器对中心信号的移相角度分别为0
°
、45
°
、90
°
、135
°
、180
°
、225、270、315
°
；
[0031]各信号通道的信号通过调制信号进行时间调制，并通过天线辐射到空间中；各通道的信号传递到远场的预定方向进行叠加。
[0032]本专利技术的技术方案具有以下技术效果：
[0033]1、级联的放大单元构成的时间调制功率放大电路具有很高的电路回退效率；
[0034]2、时间调制功率放大电路可抑制高次谐波，构成四通道或八通道的驱动电路时可抑制三次和五次谐波，提高了空间波束效率；
[0035]3、采用时间调制技术，无需移相器；
[0036]4、采用空间功率合成毫米波发射机架构，各信号通道的信号直接耦合至天线，无需移相器。
[0037]以下将结合附图对本专利技术的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本专利技术的目的、特征和效果。
附图说明
[0038]图1是三种现有的用于信号回退的放大器；
[0039]图2是本实施例中放大单元的原理图；
[0040]图3是放大单元中上晶体管和下晶体管的宽度比值与开关比之间的关系；
[0041]图4是本实施例中时间调制功率放大电路的原理图；
[0042]图5是时间调制功率放大电路采用级联结构与单级结构的输出对比图；
[0043]图6是四通道回退方案架构图；
[0044]图7是四通道八通道STHS与现有回退方案的对比图；
[0045]图8是通过预失真仿真发实现的时域信号仿真。
具体实施方式
[0046]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
[0047]需要说明的是，以下实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图示中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0048]为了阐释的目的而描述了本专利技术的一些示例性实施例，需要理解的是，本专利技术可通过附图中没有具体示出的其他方式来实现。
[0049]如图2、4所示，本专利技术的实施例包括一种毫米波发射机的时间调制功率放大电路，其包括一组级联的放大单元；每个放大单元包括：
[0050]下晶体管，其栅极与调制信号(fmod)耦合，其源极与公共端连接；
[0051]上晶体管，其源极与所述下晶体管的漏极连接，其漏极通过负载与供电端载连接；本实施例中下晶体管与上晶体管均为NMOS晶体管；供电端提供正电源，公共端接地；本实施
例中负载为感性负载，可由电感或传输线进行实现；
[0052]功率匹配网络，其输入端与上晶体管的漏极连接，其输出端用于输出放大后的信号；功率匹配网络具有与其品质因数相关的带宽。
[0053]对于第一级放大单元，其上晶体管的栅极与中心信号(fc)耦合，后续各放大单元的上晶体管的栅极与前本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种毫米波发射机的时间调制功率放大电路，其特征在于包括至少一组级联的放大单元；每个所述放大单元包括：下晶体管，其栅极与调制信号耦合，其第一极与公共端连接；上晶体管，其第一极与所述下晶体管的第二极连接，其第二极通过负载与供电端连接；功率匹配网络，其输入端与所述上晶体管的第二极连接，其输出端用于输出放大后的信号；对于第一级放大单元，其上晶体管的栅极与中心信号耦合，后续各放大单元的上晶体管的栅极与前级放大单元的功率匹配网络的输出端耦合。2.根据权利要求1所述的一种毫米波发射机的时间调制功率放大电路，其特征在于：对于下晶体管和上晶体管，当晶体管类型为NMOS时，第一极为源极，第二极为漏极；当晶体管类型为PMOS时，第一极为漏极，第二极为源极。3.根据权利要求1所述的一种毫米波发射机的时间调制功率放大电路，其特征在于：下晶体管与上晶体管的宽长比的比值为3～4。4.根据权利要求3所述的一种毫米波发射机的时间调制功率放大电路，其特征在于：下晶体管与上晶体管的沟道长度相等。5.根据权利要求1至4中任一所述的一种毫米波发射机的时间调制功率放大电路，其特征在于：包括两组相对于公共端对称的放大单元，以构成差分放大结构。6.根据权利要求1所述...
【专利技术属性】
技术研发人员：卢旭阳，余哲昊，
申请(专利权)人：上海交通大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。