基于多相DC-DC降压转换器的PWM控制电路制造技术

本发明专利技术揭示了一种基于多相DC

【技术实现步骤摘要】
基于多相DC
‑
DC降压转换器的PWM控制电路


[0001]本专利技术属于电源管理芯片
，具体涉及一种基于多相DC
‑
DC降压转换器的PWM控制电路。

技术介绍

[0002]DC
‑
DC降压转换器是将一个较高的输入电压转换成一个较低的输出电压的转换电路，参图1所示，其包含两个功率管(P Power FET和N Power FET)、一个电感(Inductor)和电容(Capacitor)形成的低通滤波器(Low Pass Filter)。其中一个功率管为主功率管，主功率管的导通时间就是切换方波的脉冲宽度。
[0003]DC
‑
DC降压转换器可通过峰值电流模式PWM控制(Peak Current Mode PWM Control)、PFM(Pulse
‑
Frequency
‑
Modulation)脉冲频率调变、固定关断时间模式PFM控制(Constant
‑
Off
‑
Time Mode PFM Control)等方法进行控制。结合图2所示，峰值电流模式PWM控制是利用电感电流峰值来决定固定频率切换方波的脉冲宽度的控制方法；PFM脉冲频率调变是一种藉由调整切换方波频率来产生所需脉冲宽度的控制方法；固定关断时间模式PFM控制是一种藉由固定主功率管的关断时间来调节方波切换频率以决定方波的脉冲宽度的控制方法。
[0004]将n个单相直流
‑
直流降压转换器(DC
‑
DC Step
‑
Down Converter)并联布置在输入电源与负载之间使用，可以输出更大的负载电流。n相中的每个功率级在开关期间以相同的间隔被接通，从而多相系统的有效输出电压纹波频率为n
×
f，其中f是每个转换器的切换频率，n则是转换器的相位数。
[0005]多相(Multi
‑
Phase)直流
‑
直流降压转换器能提供更好的动态特性，而不会增大开关损耗。多相(Multi
‑
Phase)直流
‑
直流降压转换器的开关控式方案非常复杂，必须要将各个单相转换器的切换频率相位平均分配，取得最低的输出电流的RMS(Root
‑
Mean
‑
Square)值。同时要将输出电流平均分配在n个单相转换器，以减少各个转换器之间的干扰。控制全部的单相转换器协调工作十分困难，因此存在对新控制技术的需求，以避免多项系统的缺点。
[0006]参图3所示为两个直流
‑
直流降压转换器功率级电流输出平均问题，参图4所示为两个直流
‑
直流降压转换器功率级切换频率相位平均分配问题。现有技术为了处理多相电流分配与相位(Phase)分配，必须增加积分电路与侦测电路，将各功率级的输出电压(如美国专利US9369043 B2及国际专利WO2013127750 A3)或输出电流(如中国专利CN103457455)进行积分，再将积分后的信号加入反馈回路中以达到相位和电流分配的目的。这些积分电路与侦测电路增加芯片成本、增加回路复杂度与增加失配(mismatch)的风险。为了减少多个功率级间电流与相位不平均的问题，新增加电路而引入的失配却又增加功率级间电流与相位的误差。
[0007]因此，针对上述技术问题，有必要提供一种基于多相DC
‑
DC降压转换器的PWM控制电路。

技术实现思路

[0008]有鉴于此，本专利技术的目的在于提供一种基于多相DC
‑
DC降压转换器的PWM控制电路，以实现多相DC
‑
DC降压转换器的协调工作。
[0009]为了实现上述目的，本专利技术一实施例提供的技术方案如下：
[0010]一种基于多相DC
‑
DC降压转换器的PWM控制电路，所述PWM控制电路包括：
[0011]多相DC
‑
DC降压转换器，包括并联于输入电压VIN和输出电压VOUT之间的n个功率级，每个功率级为一个单相DC
‑
DC降压转换器；
[0012]时钟，用于提供时钟信号；
[0013]相位分配器，与所述时钟相连，用于根据时钟信号输出n个相位平均分布的分频信号；
[0014]固定关断时间产生器，与所述相位分配器相连，用于根据相位分配器输出的分频信号产生n个固定关断时间脉冲信号Toff 1～Toff n；
[0015]峰值电流模式PWM控制器，与所述固定关断时间产生器及多相DC
‑
DC降压转换器相连，用于根据n个固定关断时间脉冲信号Toff 1～Toff n及每个功率级的峰值电流信号产生用于控制每个功率级的栅极控制信号。
[0016]一实施例中，所述单相DC
‑
DC降压转换器包括第一功率管、第二功率管、及滤波单元，所述第一功率管为PMOS管，第二功率管为NMOS管，第一功率管的源极与输入电压VIN相连，第二功率管的源极与基准电位相连，第一功率管的漏极和第二功率管的漏极相连后与滤波单元相连。
[0017]一实施例中，所述相位分配器包括若干与时钟串联的D触发器、及若干逻辑门，D触发器的数量为2x个，x≥1。
[0018]一实施例中，所述相位分配器包括：
[0019]第一D触发器及第二D触发器，依次与时钟串联设置，第二D触发器的输出端输出第一分频信号；
[0020]非门，输入端与第二D触发器的输出端相连，输出端输出第二分频信号；
[0021]第一或非门，两个输入端分别与第一D触发器的输出端及第二D触发器的输出端相连，输出端输出第三分频信号；
[0022]第二或非门，两个输入端分别与第一D触发器的输出端及非门的输出端相连，输出端输出第四分频信号。
[0023]一实施例中，所述固定关断时间产生器包括：
[0024]自适应式固定关断时间调节器，用于产生电流；
[0025]斜坡信号产生器，用于产生斜坡信号；
[0026]电压比较器，第一输入端的输入信号为输入电压与输出电压之差，即VIN
‑
VOUT，第二输入端与自适应式固定关断时间调节器及斜坡信号产生器相连，输出端输出比较信号；
[0027]脉冲产生器，用于根据比较信号产生固定关断时间脉冲信号。
[0028]一实施例中，所述自适应式固定关断时间调节器包括串联设置的相位侦测器、电荷泵及跨导放大器，相位侦测器的输入端用于获取相位分配器输出的分频信号及电压比较器输出的比较信号。
[0029]一实施例中，所述斜坡信号产生器包括第一电阻R1、第二电阻R2、第一NMOS管NM1、
第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第一PMOS管PM1、第二PMOS管PM2及电容C，其中：...

【技术保护点】

【技术特征摘要】
1.一种基于多相DC
‑
DC降压转换器的PWM控制电路，其特征在于，所述PWM控制电路包括：多相DC
‑
DC降压转换器，包括并联于输入电压VIN和输出电压VOUT之间的n个功率级，每个功率级为一个单相DC
‑
DC降压转换器；时钟，用于提供时钟信号；相位分配器，与所述时钟相连，用于根据时钟信号输出n个相位平均分布的分频信号；固定关断时间产生器，与所述相位分配器相连，用于根据相位分配器输出的分频信号产生n个固定关断时间脉冲信号Toff 1～Toff n；峰值电流模式PWM控制器，与所述固定关断时间产生器及多相DC
‑
DC降压转换器相连，用于根据n个固定关断时间脉冲信号Toff 1～Toff n及每个功率级的峰值电流信号产生用于控制每个功率级的栅极控制信号。2.根据权利要求1所述的基于多相DC
‑
DC降压转换器的PWM控制电路，其特征在于，所述单相DC
‑
DC降压转换器包括第一功率管、第二功率管、及滤波单元，所述第一功率管为PMOS管，第二功率管为NMOS管，第一功率管的源极与输入电压VIN相连，第二功率管的源极与基准电位相连，第一功率管的漏极和第二功率管的漏极相连后与滤波单元相连。3.根据权利要求1所述的基于多相DC
‑
DC降压转换器的PWM控制电路，其特征在于，所述相位分配器包括若干与时钟串联的D触发器、及若干逻辑门，D触发器的数量为2x个，x≥1。4.根据权利要求3所述的基于多相DC
‑
DC降压转换器的PWM控制电路，其特征在于，所述相位分配器包括：第一D触发器及第二D触发器，依次与时钟串联设置，第二D触发器的输出端输出第一分频信号；非门，输入端与第二D触发器的输出端相连，输出端输出第二分频信号；第一或非门，两个输入端分别与第一D触发器的输出端及第二D触发器的输出端相连，输出端输出第三分频信号；第二或非门，两个输入端分别与第一D触发器的输出端及非门的输出端相连，输出端输出第四分频信号。5.根据权利要求1所述的基于多相DC
‑
DC降压转换器的PWM控制电路，其特征在于，所述固定关断时间产生器包括：自适应式固定关断时间调节器，用于产生电流；斜坡信号产生器，用于产生斜坡信号；电压比较器，第一输入端的输入信号为输入电压与输出电压之差，即VIN
‑
VOUT，第二输入端与自适应式固定关断时间调节器及斜坡信号产生器相连，输出端输出比较信号；脉冲产生器，用于根据比较信号产生固定关断时间脉冲信号。6.根据权利要求5所述的基于多相DC
‑
DC降压转换器的PWM控制电路，其特征在于，所述自适应式固定关断时间调节器包括串联设置的相位侦测器、电荷泵及跨导放大器，相位侦测器的输入端用于获取相位分配器输出的分频信号及电压比较器输出的比较信号。7.根据权利要求5所述的基于多相DC
...

【专利技术属性】
技术研发人员：严之嶽，尹虎君，
申请(专利权)人：江阴市新际科技有限公司，
类型：发明
国别省市：