用于加载片寄存器对的系统和方法技术方案

本文详述的实施例涉及用于加载片寄存器对的系统和方法。在一个示例中，一种处理器包括：解码电路，用于对加载矩阵对指令解码，该加载指令对指令具有用于操作码、源标识符和目的地标识符的字段，该源标识符和目的地标识符用于分别标识源矩阵和目的地矩阵，每个矩阵都具有等于真的PAIR参数；以及执行电路，用于执行经解码的加载矩阵对指令，以分别从所标识的源矩阵的左片和右片的对应元素位置加载所标识的目的地矩阵的左片和右片的每个元素，其中执行从第一行开始一次对所标识的目的地矩阵的一行进行操作。一行进行操作。一行进行操作。

【技术实现步骤摘要】
用于加载片寄存器对的系统和方法
本申请是2018年11月30日提交的、申请号为201811452229.3，题为“用于加载片寄存器对的系统和方法”的专利技术专利申请的分案申请。


[0001]本专利技术的领域总体上涉及计算机处理器架构，更具体地涉及用于加载片寄存器对的系统和方法。

技术介绍

[0002]在诸如机器学习和其他批量数据处理之类的计算任务中，矩阵正变得日益重要。
附图说明
[0003]在所附附图中以示例方式而非限制方式说明本专利技术，在附图中，类似的附图标记指示类似的要素，其中：
[0004]图1A图示经配置的片(tile)的实施例；
[0005]图1B图示经配置的片的实施例；
[0006]图2图示矩阵存储的若干示例；
[0007]图3图示利用矩阵(片)操作加速器的系统的实施例；
[0008]图4和图5示出如何使用矩阵操作加速器来共享存储器的不同实施例；
[0009]图6图示使用片的矩阵乘法累加(“TMMA”)操作的实施例；
[0010]图7图示链式融合乘法本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片，包括：多个存储器控制器；第二级L2高速缓存存储器，耦合至所述多个存储器控制器；处理器，耦合至所述多个存储器控制器，并且耦合至所述L2高速缓存存储器，所述处理器具有多个核，所述多个核包括用于执行与指令对应的操作的核，所述指令标识存储器中的第一二维源片和所述存储器中的第二二维源片，所述核用于执行操作包括用于：确定指示符指示矩阵的对要被加载；以及响应于确定了所述指示符指示所述矩阵的对要被加载，将来自所述第一二维源片的每一行的元素位置的元素加载到第一二维目的地片的对应元素位置中，并且将来自所述第二二维源片的每一行的元素位置的元素加载到第二二维目的地片的对应元素位置中；互连，耦合至所述处理器；以及总线控制器，耦合至所述处理器。2.如权利要求1所述的芯片，其中，所述核用于将所述第一二维源片的每个元素加载到所述第一二维目的地片中，并将所述第二二维源片的每个元素加载到所述第二二维目的地片中。3.如权利要求1所述的芯片，其中，所述第一二维源片和所述第二二维源片在存储器中彼此相邻。4.如权利要求1所述的芯片，其中，所述第一二维目的地片和所述第二二维目的地片各自都包括所述处理器的多个寄存器。5.如权利要求1所述的芯片，其中，所述第一二维源片和所述第二二维源片各自具有八行。6.如权利要求1所述的芯片，其中，所述指令具有用于指定所述第一二维源片的元素的尺寸的字段。7.如权利要求1所述的芯片，其中，所述第一二维源片的元素是16位的元素。8.如权利要求1所述的芯片，其中，所述多个核包括图形核。9.如权利要求1所述的芯片，其中，所述多个核是异构的。10.如权利要求1所述的芯片，其中，所述多个核是异构图形核。11.如权利要求1所述的芯片，进一步包括指令转换器，用于将所述指令转换为能由所述核执行的不同指令集的一条或多条指令。12.一种由芯片执行的方法，所述方法包括：利用所述芯片的多个存储...

【专利技术属性】
技术研发人员：R，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：