当前位置: 首页 > 专利查询>江南大学专利>正文

一种多耦合触发强鲁棒性静电浪涌过压过流防护集成电路制造技术

技术编号:32574898 阅读:25 留言:0更新日期:2022-03-09 17:03
本发明专利技术公开了一种多耦合触发强鲁棒性静电浪涌过压过流防护集成电路,属于集成电路静电放电防护及抗浪涌领域。该电路包括相互耦合的三级防护电路单元与一电压钳位电路,第一级防护电路利用隧穿二极管快开启特性,可迅速响应静电浪涌事件,实现有效防护,同时可通过调节隧穿二极管个数,灵活控制整体防护电路触发电压;NMOS管栅极通过耦合第一级防护电路电阻上的电压可快速启动,作为过压过流防护集成电路的第二级防护电路,泄放电流。另外,本发明专利技术利用高增益高钳位SCR和NMOS管复合集成电路,作为过压过流防护集成电路的电流泄放通道,能够增强过压过流防护集成电路的电压钳位能力和低阻泄放能力。低阻泄放能力。低阻泄放能力。

【技术实现步骤摘要】
一种多耦合触发强鲁棒性静电浪涌过压过流防护集成电路


[0001]本专利技术涉及一种多耦合触发强鲁棒性静电浪涌过压过流防护集成电路,属于集成电路的 静电放电防护及抗浪涌领域。

技术介绍

[0002]随着半导体工艺尺寸的缩小,电路的集成规模在不断扩大,集成电路性能也在不断提高。 但是,工艺尺寸的缩小也滋生了诸多问题,其中最主要的就是可靠性问题、工艺波动问题以 及功耗问题。
[0003]在可靠性问题方面,静电放电(Electrostatic Discharge,ESD)和浪涌引起的过压过流 (Electrical Over Stress,EOS)是导致电子产品及集成电路失效的主要原因。每年过压过流 电应力导致的产品良率降低,使全世界的电子工业承受着巨大的经济损失。国内外各大集成 电路公司和生产线都把解决电子产品或集成电路芯片的可靠性问题提上议程,希望提供各种 芯片及电子系统的过压过流防护技术及其相关产品,用于提高电子产品及IC芯片的良率, 提高产品的可靠性。
[0004]在集成电路设计过程中,常采用大规模叉指结构的栅接地N型场效应管(GGNMOS) 或栅接电源的P型场效应管(GDPMOS)来实现静电浪涌防护。但是,该方法存在一些弊 端,比如:占用芯片面积较大、叉指结构易产生电流分布不均匀问题、受电流热集聚效应影 响、单位面积上电路的ESD鲁棒性较差等。近年来,可控硅整流器(Silcon ControlledRectifier,SCR)以其单位面积ESD鲁棒性较强、泄流能力强、且工艺兼容性好等优势,受 到业界的广泛关注。然而,SCR结构的触发电压过高、易产生闩锁和其他潜在寄生复合结构, 导致电学性能不稳定等短板,因此难以直接应用于集成电路的过压过流防护设计领域。

技术实现思路

[0005]针对传统静电浪涌防护方案中易闩锁、单位面积上ESD鲁棒性较差以及触发电压与被 保护电路工作电压不匹配等问题,本专利技术提出了一种多耦合触发强鲁棒性静电浪涌过压过流 防护集成电路,所述电路包括:相互耦合的三级防护电路单元与一电压钳位电路;
[0006]其中,第一级防护电路为触发电压控制电路,采用隧穿二极管对静电浪涌事件进行迅速 响应,所述第一级防护电路还设有第一电阻R1,所述第一级防护电路启动后在第一电阻R1 上产生的电压信号用于启动第二级防护电路;
[0007]所述第二级防护电路由第二电阻R2和NMOS管构成,所述第一级防护电路启动后在所 述第一电阻R1上产生的电压信号用于启动所述NMOS管,形成所述电路的辅助触发通路, 用于启动第三级防护电路中的结构单元,同时用于泄放ESD电流;
[0008]所述第三级防护电路即为由高增益放大型PNP和NPN三极管耦合构成的SCR,当所述 第二级防护电路开启后,所述NMOS管用于触发所述SCR内部中的NPN管,启动所述 SCR形成正反馈效应,以降低所述SCR的触发电压,并增强所述电路的电流泄放能力;
[0009]电压钳位电路由一齐纳二极管及阱电阻级联构成,用于将所述电路维持电压钳制在高于 被保护电路的工作电压值,降低因引入所述SCR产生的闩锁风险。
[0010]可选的,所述第一级防护电路包括:第一隧穿二极管D1、第二隧穿二极管D2以及所 述第一电阻R1构成;
[0011]所述第一隧穿二极管D1负极与所述电路的输入输出端口I/O相连,所述第一隧穿二极 管D1正极与所述第二隧穿二极管D2正极相连,所述第二隧穿二极管D2负极与所述第一 电阻R1一端相连,所述第一电阻R1另一端与地GND相连;
[0012]当静电浪涌应力作用于所述电路的输入输出端口I/O端时,所述第一隧穿二极管D1反 向偏置,所述第二隧穿二极管D2正向偏置。
[0013]可选的,所述第二级防护电路中,所述第二电阻R2一端与所述电路的输入输出端口 I/O相连,所述第二电阻R2另一端与所述NMOS管的漏极相连,所述NMOS管的栅极连接 至所述第二隧穿二极管D2阴极,所述NMOS管的源极及衬底接地GND。
[0014]可选的,所述第三级防护电路包括:PNP型三极管Q1和NPN型三极管Q2;
[0015]其中,所述PNP三极管Q1的发射极接所述电路的输入输出端口I/O,所述PNP三极管 Q1的基极连接至所述NPN三极管Q2的集电极,所述PNP三极管Q1的集电极连接至所述 NPN三极管Q2的基极,所述NPN三极管Q2的发射极接地GND。
[0016]可选的,所述电压钳位电路包括:所述第二电阻R2、第三电阻R3以及一齐纳二极管 D3;
[0017]其中,所述第二电阻R2一端接所述电路的输入输出端口I/O,所述第二电阻R2另一端 连接所述齐纳二极管D3阴极,所述齐纳二极管D3阳极与所述第三电阻R3一端相连,所述 第三电阻R3另一端接地GND。
[0018]可选的,所述第一级防护电路中第一隧穿二极管D1和第二隧穿二极管D2个数可调, 通过设置所述第一隧穿二极管D1和所述第二隧穿二极管D2个数控制所述电路的触发电压 至被保护电路的应用需求。
[0019]可选的,通过调节所述第一级防护电路中第一电阻R1的阻值,调整所述第二级防护电 路的开启速度。
[0020]可选的,所述第二级防护电路中的NMOS管的栅极与所述第一级防护电路中的第一电 阻R1电位耦合,当静电浪涌事件未发生时,所述第一电阻R1无电流通过,所述NMOS管 的栅极电位为零,所述NMOS管处于关态,以降低所述电路的静态功耗。
[0021]本申请还提供一种电子系统或集成电路芯片内部的USB2.0、3.0以及HDMI接口,所述 USB2.0、3.0以及HDMI接口采用上述多耦合触发强鲁棒性静电浪涌过压过流防护集成电路。
[0022]本专利技术有益效果是:
[0023]1.本专利技术实例中,可通过调节隧穿二极管个数,灵活控制整体防护电路触发电压,适应 被保护电路的防护设计窗口。
[0024]2.本专利技术一个实施例中,第一隧穿二极管反向偏置,第二隧穿二极管正向偏置,第一隧 穿二极管、第二隧穿二极管以及高阻值电阻串联构成第一级防护电路。第一级防护电路利用 隧穿二极管快开启特性,可迅速对静电浪涌事件做出响应,及时泄放静电浪涌电流;
[0025]3.本专利技术一个实施例中,采用一栅耦合NMOS管作为第二级防护电路主要单元。NMOS 管多晶硅栅经金属线连接至第一级防护电路中的高阻值电阻。随第一级防护电路开启, NMOS管栅极电位与高阻值电阻电位耦合。当静电浪涌应力增大时,NMOS管可快速开启, 与第一级防护电路并联泄放电流。NMOS较快的响应速度,有助于弥补一级防护电路鲁棒性 较弱的短板,削弱第一级防护电路局部热击穿风险,提高整体电路在静电浪涌事件下的稳定 性;
[0026]4.本专利技术一个实施例中,采用PNP三极管与NPN三极管耦合放大形成一高增益SCR, 作为第三级防护电路主要泄流单元。通过版图设计技术,将栅耦合NMOS管内嵌入SCR, 可利用MOS沟道电流触发SCR内部的NP本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种多耦合触发强鲁棒性静电浪涌过压过流防护集成电路,其特征在于,所述电路包括:相互耦合的三级防护电路单元与一电压钳位电路;其中,第一级防护电路为触发电压控制电路,采用隧穿二极管对静电浪涌事件进行迅速响应,所述第一级防护电路还设有第一电阻R1,所述第一级防护电路启动后在第一电阻R1上产生的电压信号用于启动第二级防护电路;所述第二级防护电路由第二电阻R2和NMOS管构成,所述第一级防护电路启动后在所述第一电阻R1上产生的电压信号用于启动所述NMOS管,形成所述电路的辅助触发通路,用于启动第三级防护电路中的结构单元,同时用于泄放ESD电流;所述第三级防护电路即为由高增益放大型PNP和NPN三极管耦合构成的SCR,当所述第二级防护电路开启后,所述NMOS管用于触发所述SCR内部中的NPN管,启动所述SCR形成正反馈效应,以降低所述SCR的触发电压,并增强所述电路的电流泄放能力;电压钳位电路由一齐纳二极管及阱电阻级联构成,用于将所述电路维持电压钳制在高于被保护电路的工作电压值,降低因引入所述SCR产生的闩锁风险。2.根据权利要求1所述的电路,其特征在于,所述第一级防护电路包括:第一隧穿二极管D1、第二隧穿二极管D2以及所述第一电阻R1构成;所述第一隧穿二极管D1负极与所述电路的输入输出端口I/O相连,所述第一隧穿二极管D1正极与所述第二隧穿二极管D2正极相连,所述第二隧穿二极管D2负极与所述第一电阻R1一端相连,所述第一电阻R1另一端与地GND相连;当静电浪涌应力作用于所述电路的输入输出端口I/O端时,所述第一隧穿二极管D1反向偏置,所述第二隧穿二极管D2正向偏置。3.根据权利要求2所述的电路,其特征在于,所述第二级防护电路中,所述第二电阻R2一端与所述电路的输入输出端口I/O相连,所述第二电阻R2另一端与所述NMOS管的漏极相连,所述NMOS管的栅极...

【专利技术属性】
技术研发人员:梁海莲冯希昆
申请(专利权)人:江南大学
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1