芯片接口电路和芯片制造技术

公开了一种改进的芯片接口电路和芯片。所述电路包括：分压电路，包括第一电阻、第二电阻和开关；输入门电路，包括MOS管P1和晶体管N1；第一电阻的一端连接输入端(PAD)，另一端连接第一节点(A)；第二电阻的一端连接第一节点，另一端连接第二节点(B)；开关的一端连接第二节点，另一端接地；P1的源极连接电源电压，栅极连接第一节点(A)，漏极连接第一端子(PIN2)；N1的源极接地，栅极连接第一节点(A)，漏极连接第一端子，其中，第一端子用于连接芯片主体电路，开关在输入端接收到高压的输入电压时导通。该电路使用低压管结合分压电路实现芯片接口电路，由此实现良好的接口速度特性，并避免低工作电压时由于高压管阈值电压大而导致的芯片无法正常工作的问题。正常工作的问题。正常工作的问题。

【技术实现步骤摘要】
芯片接口电路和芯片


[0001]本公开涉及一种芯片领域，尤其涉及一种芯片接口电路以及使用该电路的芯片。

技术介绍

[0002]为了保证芯片的正常工作，芯片在封装前后都需要进行测试。这些测量用的高压需要与芯片中在电源电压下工作的芯片主体电路隔离，以防止高压对主体电路的伤害。为此，需要在常规电路的入口处设置接口电路。相应的接口在设计时会使用耐压特性更好的高压管，用于隔离测试高压对芯片主体电路的伤害。
[0003]随着便携式电子产品变得越来越微型化，工作电源电压也越来越低，但测试的外灌高压和需要监控的操作高压保持不变。这就使得接口电路高压管的阈值电压相对于芯片的电源电压而显得过大，导致接口速度差。在某些工艺偏差较大的场合，阈值电压甚至可能接近电源电压，导致接口无法正常工作。
[0004]为此，需要一种改进设计的芯片接口电路。

技术实现思路

[0005]本公开要解决的一个技术问题是提供一种改进的芯片接口电路，该电路使用低压管结合分压电路实现芯片接口电路，由于低压管的阈值电压小，使得即便在更低的电源电压下工作，接口电路仍然能够实现良好的速度特性。
[0006]根据本公开的第一个方面，提供了一种芯片接口电路，包括：分压电路，包括第一电阻、第二电阻和开关；输入门电路，包括第一PMOS晶体管和第一NMOS晶体管；其中，所述第一电阻的一端连接输入端(PAD)，另一端连接第一节点(A)；所述第二电阻的一端连接所述第一节点，另一端连接第二节点(B)；所述开关的一端连接所述第二节点，另一端接地；所述第一PMOS晶体管的源极连接电源电压，栅极连接第一节点(A)，漏极连接第一端子(PIN2)；所述第一NMOS晶体管的源极接地，栅极连接第一节点(A)，漏极连接所述第一端子，其中，所述第一端子用于连接芯片主体电路，所述开关在所述输入端接收到高压的输入电压时导通。
[0007]可选地，所述第一PMOS晶体管和所述第一NMOS晶体管是低压MOS晶体管。
[0008]可选地，所述开关是第二NMOS晶体管(N0)，所述第二NMOS晶体管的漏极连接所述第二节点，栅极连接第二端子，源极接地，所述第二端子在所述输入电压为高压时为所述第二NMOS晶体管提供导通电压。
[0009]可选地，所述第二NMOS晶体管是低压MOS晶体管。
[0010]可选地，输入高压为V
PAD
，第一电阻的电阻值为R1，第二电阻的电阻值为R2，并且所述第一PMOS晶体管和所述第二NMOS晶体管的耐压值要大于V
PAD
*R2/(R2+R1)的值。
[0011]可选地，所述输入端与如下至少一项连接：与芯片外部管脚连接的焊盘；静电放电模块；高压输入输出选通电路。
[0012]可选地，所述输入高压包括如下至少一项：由芯片外部管脚经由所述焊盘输入的
外部测试高压；以及芯片内的电荷泵产生的内部高压。
[0013]可选地，所述输入端接入由芯片选通管脚输入的外部测试高压，并将所述外部测试高压经由接通的高压输入输出选通电路提供给存储单元阵列。
[0014]根据本公开的第二个方面，提供了一种芯片，包括如第一方面所述的芯片接口电路。
[0015]由此，本专利技术的芯片接口电路能够通过引入分压电路实现由低压管组成的输入门电路。分压支路可在高压测试时被接通，并且可以通过合理选择分压电路中的电阻比例来确保MOS管上的电压不超过低压管的耐受电压。由此，可以实现更好的低压特性，并且尤其适用于工作电压已接近高压管阈值电压的低工作电压芯片。
附图说明
[0016]通过结合附图对本公开示例性实施方式进行更详细的描述，本公开的上述以及其它目的、特征和优势将变得更加明显，其中，在本公开示例性实施方式中，相同的参考标号通常代表相同部件。
[0017]图1示出了包含根据本专利技术一个实施例的存储器芯片的系统的简化示意图。
[0018]图2示出了一个8管脚存储器芯片的顶视图的例子。
[0019]图3示出了芯片接口电路的一个例子。
[0020]图4示出了用于存储器芯片的高压输入输出选通电路的一个例子。
[0021]图5示出了根据本专利技术一个实施例的芯片接口电路的组成示意图。
具体实施方式
[0022]下面将参照附图更详细地描述本公开的优选实施方式。虽然附图中显示了本公开的优选实施方式，然而应该理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了使本公开更加透彻和完整，并且能够将本公开的范围完整地传达给本领域的技术人员。
[0023]参照附图将更详细地描述各个实施例。然而，本专利技术可以不同的形式实施，并不应被解释为受限于本文所阐述的实施例。相反的，提供这些实施例以便使本公开将是彻底且完整的，并且将本专利技术的范围充分地传达给本领域的技术人员。在本公开中，相同的附图标记在本专利技术的各个附图和实施例中表示相同的部件。
[0024]注意的是，附图是简化的原理图，因此不一定按比例绘制。在一些情况下，附图的各个部分可能已经被夸大，以便更清楚地说明所示实施例的某些特征。
[0025]进一步注意的是，在下面的描述中，阐述了具体的细节以便于理解本专利技术，然而，可在没有这些具体细节的一部分的情况下实践本专利技术。另外，注意的是，公知的结构和/或过程可能仅被简略地描述或者根本不被描述，以避免用不必要的公知细节来掩盖本公开。
[0026]还应注意，在一些情况下，对于相关领域的技术人员显而易见的是，除非另有特别说明，所描述的一个实施例相关的元件(也被称为特征)可以单独使用或与另一个实施例的其它元件组合使用。另外，如下对“第一”、“第二”甚至“第三”的使用，旨在对相同类别的不同对象加以区分以方便描述，而非对重要性或是先后次序的暗示。
[0027]如下将结合附图详细描述本专利技术的各个实施例，并且为了便于理解，首先将结合
图1描述本专利技术中芯片的应用环境。
[0028]图1示出了包含根据本专利技术一个实施例的存储器芯片的系统的简化示意图。所述系统10可以实现为电子装置，并且装置10可以如图所示包括主机200和存储器300，并经由总线100进行通信。
[0029]在此，主机200是指实现该装置10关键功能的部分，即，装置10的主要部分，并且主机200(或者说装置10)可以是任何适当的电子装置。在一个实施例中，装置10可以是电子设备，包括但不限于例如诸如移动电话、平板电脑、可穿戴设备(例如TWS耳机)和膝上型计算机的便携式电子装置或诸如台式计算机、游戏机、电视机、机顶盒和投影仪的非便携式电子装置，甚至是诸如独立设置的传感器的工业物联网设备。此时，存储器300可以是为独立电子设备提供存储服务的装置。
[0030]在其他实施例中，装置10也可以是具有相对独立功能的电子器件(这些电子器件通常是组成电子设备的关键器件)，例如独立贩售的智能屏幕、主控芯片、摄像头组件等。这些电子器件通常需要被组装，例如，智能屏幕被本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片接口电路，包括：分压电路，包括第一电阻、第二电阻和开关，输入门电路，包括第一PMOS晶体管和第一NMOS晶体管；其中，所述第一电阻的一端连接输入端(PAD)，另一端连接第一节点(A)；所述第二电阻的一端连接所述第一节点，另一端连接第二节点(B)；所述开关的一端连接所述第二节点，另一端接地；所述第一PMOS晶体管的源极连接电源电压，栅极连接第一节点(A)，漏极连接第一端子(PIN2)；所述第一NMOS晶体管的源极接地，栅极连接第一节点(A)，漏极连接所述第一端子，其中，所述第一端子用于连接芯片主体电路，所述开关在所述输入端接收到高压的输入电压时导通。2.如权利要求1所述的芯片接口电路，其中，所述第一PMOS晶体管和所述第一NMOS晶体管是低压MOS晶体管。3.如权利要求2所述的芯片接口电路，其中，所述开关是第二NMOS晶体管(N0)，所述第二NMOS晶体管的漏极连接所述第二节点，栅极连接第二端子，源极接地，所述第二端子在所述输入电压为高压时为所述第二NMOS晶体管提供导通电压。4.如权利要求3所述的芯片接口...

【专利技术属性】
技术研发人员：陈立刚，胡洪，
申请(专利权)人：上海格易电子有限公司，
类型：发明
国别省市：