高速电平移位器制造技术

公开了将低电压转换为高电压的高速电平移位器。高速电平移位器包括：输出电路，配置为响应于低电压范围的输入信号输出高电压范围的输出信号；输入电路，工作在低电压范围内，并且配置为响应于输入信号来控制输出信号通过输出端子的输出；以及连接电路，配置为降低从输出电路施加到输入电路的电压。输出电路施加到输入电路的电压。输出电路施加到输入电路的电压。

【技术实现步骤摘要】
高速电平移位器


[0001]各种实施方式一般地涉及高速电平移位器，并且更具体地，涉及将低电压转换为高电压的高速电平移位器。

技术介绍

[0002]最近，家用电器配置为包括用于电子控制的微控制单元。
[0003]微控制单元配置为与家用电器的各种外部组件电连接，并执行必要的控制。例如，微控制单元配置为从诸如传感器的信号源接收信号，对所接收的信号执行数字信号处理，并将数字信号处理结果输出到外部。
[0004]微控制单元可以设计成使用低电压用于低功耗。
[0005]在微控制单元中进行数字信号处理的信号可以限定为逻辑信号，并且可以使用低电压来驱动该逻辑信号。例如，逻辑信号可以具有低电压范围，其使用作为低电压的1.2V的驱动电压。
[0006]不同于微控制单元，与微控制单元电连接的外部部件可以配置成使用高电压操作。高电压可以例示为5V，并且外部部件可以配置为使用5V的驱动电压接收高电压范围的信号。
[0007]出于该原因，为了与外部部件连接，微控制单元需要将逻辑信号从低电压范围转换到高电压范围并输出输出信号。
[0008]为此，可以在微控制单元中配置能够将逻辑信号从低电压范围转换到高电压范围的电平移位器。
[0009]通常，电平移位器输出具有与输入信号的电流成比例的电流量的输出信号，并且使用工作在高电压范围内的高电压晶体管来配置。
[0010]电平移位器需要具有足够的输入电流量的输入信号来驱动高电压晶体管以用于正常输出和高速操作。
[0011]微控制单元中的逻辑信号具有如上所述的低电压范围。因此，逻辑信号可能不具有足够的电流量用于电平移位器的正常输出和高速操作。
[0012]因此，电平移位器可能存在这样的问题，即电平移位器可能由于低电压范围的逻辑信号的输入而出现故障，或者由于逻辑信号的电流量不足而难以执行高速操作并且操作速度受到限制。

技术实现思路

[0013]各种实施方式涉及高速电平移位器，当诸如微控制单元的电子设备在响应于低电压范围的逻辑信号输出高电压范围的输出信号时，该高速电平移位器可以防止出现故障并且能够进行高速操作。
[0014]此外，各种实施方式涉及高速电平移位器，该高速电平移位器可以通过使用低功率晶体管来防止出现故障，并且能够在通过使用低电压范围的输入信号输出高电压范围的
输出信号时进行高速操作，并且可以防止低功率晶体管被高电压损坏。
[0015]在实施方式中，高速电平移位器可以包括：输出电路，配置为响应于低电压范围的输入信号输出高电压范围的输出信号；输入电路，配置为响应于输入信号来控制输出信号的输出；以及连接电路，连接输出电路和输入电路，其中，输出电路工作在高电压范围内，其中，输入电路工作在低电压范围内，并且其中，连接电路降低从输出电路施加到输入电路的电压。
[0016]当诸如微控制单元的电子设备响应于低电压范围的输入信号输出高电压范围的输出信号时，根据本公开的实施方式的高速电平移位器可以防止出现故障并且能够进行高速操作以输出高电压范围的输出信号。
[0017]此外，根据本公开的实施方式的高速电平移位器可以防止配置为接收低电压范围的输入信号的低电压晶体管被损坏，并且可以保护低电压晶体管的漏极电压不受高电压的影响，这使得可以实现改进的可靠性并确保操作稳定性。
[0018]因此，使用根据本公开的实施方式的高速电平移位器的显示驱动设备可以以低功率驱动其中配置有输出缓冲器的每个输出通道，这使得可以降低芯片单元中的功耗。
附图说明
[0019]图1是示出根据本公开的实施方式的高速电平移位器的电路图。
[0020]图2是示出根据本公开的另一实施方式的高速电平移位器的电路图。
[0021]图3是示出根据本公开的又一实施方式的高速电平移位器的电路图。
具体实施方式
[0022]本公开公开了配置在执行数字信号处理的电子设备(诸如，微控制单元)中的高速电平移位器。
[0023]根据本公开的高速电平移位器被实施为响应于低电压范围的输入信号输出高电压范围的输出信号。
[0024]本公开的实施方式可以使用工作在低电压范围内的低电压晶体管来充分识别具有小的电流量的低电压范围的输入信号，而不会出现故障。
[0025]此外，本公开的实施方式可以包括用于防止低电压晶体管被用于驱动输出信号的高电压范围的输出驱动电压损坏的配置。此外，本公开的实施方式可以包括用于实现用于保护低电压晶体管的漏极电压的钳位功能的配置。
[0026]为了描述本公开的实施方式，低电压范围可以例示为0V至1.2V，并且低电压范围的驱动电压可以理解为1.2V。在实施方式的描述中，低电压范围的驱动电压被称为输入驱动电压。工作在低电压范围内的晶体管被称为低电压晶体管。
[0027]为了描述本公开的实施方式，高电压范围可以例示为0V至5V，并且高电压范围的驱动电压可以理解为5V。在实施方式的描述中，高电压范围的驱动电压被称为输出驱动电压。工作在高电压范围内的晶体管被称为高电压晶体管。
[0028]为了描述本公开的实施方式，中等电压范围可以例示为0V至3V，并且工作在中等电压范围内的晶体管被称为中等电压晶体管。
[0029]此外，为了描述本公开的实施方式，低电压晶体管的阈值电压可以例示为具有
0.2V至0.3V的电平，并且高电压晶体管的阈值电压可以例示为具有0.6V的电平。
[0030]根据本公开的实施方式的中等电压晶体管可以使用这样的晶体管，该晶体管的阈值电压具有基本上0V的电平并且充当将5V的输出驱动电压划分为3V的负载。为此，中等电压晶体管例如可以使用本征晶体管。
[0031]此外，为了描述本公开的实施方式，用于低电压范围和高电压范围的接地电压可以例示为0V，但是可以根据制造商的意图而不同地设置。
[0032]参照图1，根据本公开的实施方式的高速电平移位器配置为包括输出电路10、输入电路20和连接电路30。
[0033]根据本公开的实施方式的高速电平移位器配置为接收通过串联连接的两级反相器40和42提供的反相的输入信号VA和非反相的输入信号VB。
[0034]反相器40配置为包括具有公共漏极的PMOS晶体管Q1和NMOS晶体管Q2。低电压范围的输入驱动电压VDDL被施加到PMOS晶体管Q1的源极，并且低电压范围的接地电压被施加到NMOS晶体管Q2的源极。反相器40的PMOS晶体管Q1和NMOS晶体管Q2是低电压晶体管，共同接收输入信号Vin，并通过公共漏极输出反相的输入信号VA。输入信号Vin可以理解为微控制单元的逻辑信号，并且反相器40通过使低电压范围的输入信号Vin反相来输出低电压范围的反相的输入信号VA。
[0035]反相器42配置为包括具有公共漏极的PMOS晶体管Q3和NMOS晶体管Q4。低电压范围的输入驱动电压VDDL被施加到PMOS晶体管Q3的源极，并且低电压范围的接地电压被施加到NMOS晶体管Q4的源本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高速电平移位器，包括：输出电路，配置为响应于低电压范围的输入信号输出高电压范围的输出信号；输入电路，配置为响应于所述输入信号来控制所述输出信号的输出；以及连接电路，连接所述输出电路和所述输入电路，其中，所述输出电路工作在所述高电压范围内，其中，所述输入电路工作在所述低电压范围内，以及其中，所述连接电路降低从所述输出电路施加到所述输入电路的电压。2.根据权利要求1所述的高速电平移位器，其中，所述输入电路响应于所述输入信号来控制通过所述输出电路的输出端子输出的所述输出信号。3.根据权利要求1所述的高速电平移位器，其中，所述连接电路响应于所述输入信号选择性地执行所述输出电路与所述输入电路的连接。4.根据权利要求1所述的高速电平移位器，其中，所述连接电路通过恒定电压来保持所述输出电路与所述输入电路的连接。5.根据权利要求4所述的高速电平移位器，其中，所述连接电路通过具有在所述高电压范围的输出驱动电压与所述低电压范围的输入驱动电压之间的电平的所述恒定电压来保持所述输出电路与所述输入电路的连接。6.根据权利要求5所述的高速电平移位器，其中，所述连接电路使用所述低电压范围的所述输入驱动电压作为所述恒定电压。7.根据权利要求1所述的高速电平移位器，其中，所述输出电路包括并联配置的第一输出端子和第二输出端子，所述输出电路响应于非反相的输入信号通过所述第一输出端子输出第一输出信号，并且响应于反相的输入信号通过所述第二输出端子输出第二输出信号，所述输入电路响应于所述非反相的输入信号来控制所述第一输出端子的所述第一输出信号的输出，并且响应于所述反相的输入信号来控制所述第二输出端子的所述第二输出信号的输出，以及所述连接电路降低从所述第一输出端子或所述第二输出端子施加到所述输入电路的电压。8.根据权利要求7所述的高速电平移位器，其中，所述连接电路降低所述电压，使得所述第一输出信号和所述第二输出信号以包括在所述低电压范围内的电平施加在所述输入电路上。9.根据权利要求8所述的高速电平移位器，其中，所述输入电路包括第一低电压晶体管和第二低电压晶体管，所述第一低电压晶体管工作在所述低电压范围内并通过其栅极的所述非反相的输入信号...

【专利技术属性】
技术研发人员：尹章铉，
申请(专利权)人：硅工厂股份有限公司，
类型：发明
国别省市：