一种电平转换电路制造技术

本发明专利技术涉及一种电平转换电路，包括第一PMOS管，连接于VBAT和GND之间；第一NMOS管，连接于第一PMOS管和GND之间；第二NMOS管，于延时取反信号的控制下连接于第一NMOS管和GND之间；第二PMOS管，连接于VBAT和第一参考节点之间；第三PMOS管，连接于第二PMOS管和GND之间；第三NMOS管，于反相信号的控制下连接于第三PMOS管和GND之间；第四NMOS管，于启动使能信号的控制下连接于第一参考节点和GND之间；第五NMOS管，连接于第二参考节点和第二电源电压VSS1之间；第四PMOS管，可控制地连接于VBAT和输出电压端。本发明专利技术可快速将输入的低压信号转换为高压输出信号。换为高压输出信号。换为高压输出信号。

【技术实现步骤摘要】
一种电平转换电路


[0001]本专利技术涉及电路领域，尤其涉及一种电平转换电路。

技术介绍

[0002]电平转换电路在电路领域有很广泛的应用，常规的电平转换电路如图1所示，包括第一NMOS管NM0和第二NMOS管NM1，交叉耦合式连接的第一PMOS管PM1和第二PMOS管PM2，以及第三PMOS管PM3和第四PMOS管PM4；第一NMOS管NM0的栅极连接输入信号Vin，第二NMOS管NM1的栅极连接输入信号的反相信号Vinb，第一NMOS管NM0的源极和第二NMOS管NM1的源极NM1连接至接地端GND；第一PMOS管PM1的栅极连接第二PMOS管PM2的漏极，作为输出信号端vout，第一PMOS管PM1的源极与第二PMOS管PM2的源极连接至电源电压VBAT，第二PMOS管PM2的栅极连接第一PMOS管PM1的漏极，该连接点的信号记作voutb，第三PMOS管PM3的栅极连接第四PMOS管PM4的栅极，该连接点的信号记作vpb，第三PMOS管PM3的源极连接第一PMOS管PM1的漏极，第三PMOS管PM3的漏极连接第一NMOS管NM0的漏极，第四PMOS管PM4的源极连接第二PMOS管PM2的漏极，第四PMOS管PM4的漏极连接第二NMOS管NM1的漏极。当低压电源与高压电源超过3倍时，特别是应用于高压电路中，现有的电平转换电路存在着转换速度较慢的问题，很难应用于高速高压电路中，而且上电启动时容易出现不稳定态，导致电路出错。

技术实现思路

[0003]针对上述问题，本专利技术提出了一种电平转换电路。
[0004]一种电平转换电路，包括，
[0005]输入电压端，接收输入信号(Vin)；
[0006]输出电压端，输出转换后的信号(Out)；
[0007]第一PMOS管(PM10)，于一第一参考节点(X1)的作用下可控制地连接于一第一电源电压(VBAT)和接地端(GND)之间；
[0008]第一NMOS管(NM0)，于所述输入信号(Vin)的控制下可控制地连接于所述第一PMOS管(PM10)和接地端(GND)之间；
[0009]第二NMOS管(NM10)，于所述输入信号(Vin)的延时取反信号(Vind_b)的控制下可控制地连接于所述第一NMOS管(NM0)和所述接地端(GND)之间；
[0010]第二PMOS管(PM11)，所述第二PMOS管(PM11)的栅极连接所述第一PMOS管(PM10)的漏极，可控制地连接于所述第一电源电压(VBAT)和所述第一参考节点(X1)之间；
[0011]第三PMOS管(PM0)，可控制地连接于所述第二PMOS管(PM11)和所述接地端(GND)之间；
[0012]第三NMOS管(NM1)，于所述输入信号(Vin)的反相信号(Vinb)的控制下可控制地连接于所述第三PMOS管(PM0)和所述接地端(GND)之间；
[0013]第四NMOS管(NM2)，于一启动使能信号(startn)的控制下可控制地连接于所述第一参考节点(X1)和所述接地端(GND)之间；
[0014]第五NMOS管(NM13)，于所述第一参考节点(X1)的控制下可控制地连接于一第二参考节点(X2)和一第二电源电压(VSS1)之间；
[0015]第四PMOS管(PM14)，于所述第二参考节点(X2)的控制下可控制地连接于所述第一电源电压(VBAT)和所述输出电压端。
[0016]本专利技术所述的电平转换电路，还包括一第六NMOS管(NM11)，所述第六NMOS管(NM11)的栅极与漏极与所述第一电源电压(VBAT)连接，所述第六NMOS管(NM11)的源极连接所述第一PMOS管(PM10)的漏极。
[0017]本专利技术所述的电平转换电路，还包括第五PMOS管(PM12)，所述第五PMOS管(PM12)的栅极连接所述第二参考节点(X2)，所述第五PMOS管(PM12)的源极连接所述第一电源电压(VBAT)，所述第五PMOS管(PM12)的漏极连接所述第一参考节点(X1)。
[0018]本专利技术所述的电平转换电路，还包括第六MOS管(PM13)，所述第六MOS管(PM13)的栅极连接所述第一参考节点(X1)，所述第六MOS管(PM13)的源极连接所述第一电源电压(VBAT)，所述第六MOS管(PM13)的漏极连接所述第二参考节点(X2)。
[0019]本专利技术所述的电平转换电路，还包括一第一电阻，连接于所述第一电源电压(VBAT)和所述第一参考节点(X1)之间。
[0020]本专利技术所述的电平转换电路，还包括：
[0021]一第一二极管D0，所述第一二极管D0的阳极连接所述第一NMOS管NM0的源极，所述第一二极管D0的阴极连接一第三电源电压vdd5v；
[0022]一第二二极管(D1)，所述第二二极管(D1)的阳极连接所述第四NMOS管(NM2)的源极，所述第四NMOS管(NM2)的源极与所述接地端(GND)之间还连接一第二电阻(R2)。
[0023]本专利技术所述的电平转换电路，还包括一延时取反单元(delayn)，包括，
[0024]第一反相器(inv1)，所述第一反相器(inv1)的输入端连接所述输入信号(Vin)，所述第一反相器(inv1)的输出端输出第一反相信号(INB)；
[0025]第二反相器(inv2)，所述第二反相器(inv2)的输入端通过一第三电阻(R3)连接所述输入信号(Vin)，所述第二反相器(inv2)的输出端输出所述延时取反信号(Vind_b)；
[0026]第七NMOS管(NM3)，所述第七NMOS管(NM3)的栅极连接所述第一反相信号(INB)，所述第七NMOS管(NM3)的源极连接接地端，所述第七NMOS管(NM3)的漏极连接所述第二反相器(inv2)的输入端；
[0027]第一电容(C)，所述第一电容(C)的一端连接所述第二反相器(inv2)的输入端，所述第一电容(C)的另一端连接所述接地端(GND)。
[0028]本专利技术所述的电平转换电路，还包括第三反相器(inv0)，所述第三反相器(inv0)的输入端连接所述输入信号(Vin)，所述第三反相器(inv0)的输出端连接所述第三NMOS管(NM1)的栅极。
[0029]本专利技术所述的电平转换电路，所述第三PMOS管(PM0)的栅极连接一第四电源电压(Vpb1)。
[0030]本专利技术所述的电平转换电路，所述第三反相器(inv0)包括第七PMOS管(PM15)和第八NMOS管(NM14)，所述第七PMOS管的(PM15)的栅极与所述第八NMOS管(NM14)的栅极连接至所述输入信号(Vin)，所述第七PMOS管的(PM15)的漏极与所述第八NMOS管(NM14)的漏极连接作为所述第三反相器(inv0)的输出端，所述第七PMOS管的(PM15)的源极连接一第五电源
电压(VDD)，所述第八NMOS管(NM14)的源极连接所述接地端(GND)。
[0031本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电平转换电路，其特征在于，包括，输入电压端，接收输入信号(Vin)；输出电压端，输出转换后的信号(Out)；第一PMOS管(PM10)，于一第一参考节点(X1)的作用下可控制地连接于一第一电源电压(VBAT)和接地端(GND)之间；第一NMOS管(NM0)，于所述输入信号(Vin)的控制下可控制地连接于所述第一PMOS管(PM10)和接地端(GND)之间；第二NMOS管(NM10)，于所述输入信号(Vin)的延时取反信号(Vind_b)的控制下可控制地连接于所述第一NMOS管(NM0)和所述接地端(GND)之间；第二PMOS管(PM11)，所述第二PMOS管(PM11)的栅极连接所述第一PMOS管(PM10)的漏极，可控制地连接于所述第一电源电压(VBAT)和所述第一参考节点(X1)之间；第三PMOS管(PM0)，可控制地连接于所述第二PMOS管(PM11)和所述接地端(GND)之间；第三NMOS管(NM1)，于所述输入信号(Vin)的反相信号(Vinb)的控制下可控制地连接于所述第三PMOS管(PM0)和所述接地端(GND)之间；第四NMOS管(NM2)，于一启动使能信号(startn)的控制下可控制地连接于所述第一参考节点(X1)和所述接地端(GND)之间；第五NMOS管(NM13)，于所述第一参考节点(X1)的控制下可控制地连接于一第二参考节点(X2)和一第二电源电压(VSS1)之间；第四PMOS管(PM14)，于所述第二参考节点(X2)的控制下可控制地连接于所述第一电源电压(VBAT)和所述输出电压端。2.根据权利要求1所述的电平转换电路，其特征在于，还包括一第六NMOS管(NM11)，所述第六NMOS管(NM11)的栅极与漏极与所述第一电源电压(VBAT)连接，所述第六NMOS管(NM11)的源极连接所述第一PMOS管(PM10)的漏极。3.根据权利要求1所述的电平转换电路，其特征在于，还包括第五PMOS管(PM12)，所述第五PMOS管(PM12)的栅极连接所述第二参考节点(X2)，所述第五PMOS管(PM12)的源极连接所述第一电源电压(VBAT)，所述第五PMOS管(PM12)的漏极连接所述第一参考节点(X1)。4.根据权利要求1所述的电平转换电路，其特征在于，还包括第六PMOS管(PM13)，所述第六PMOS管(PM13)的栅极连接所述第一参考节点(X1)，所述第六PMOS管(PM13)的源极连接所述第一电源电压(VBAT)，所述第六PMOS管(PM13)的漏极连接所述第二...

【专利技术属性】
技术研发人员：廖宝斌，
申请(专利权)人：荣湃半导体上海有限公司，
类型：发明
国别省市：