具有跨接桥的堆叠半导体封装制造技术

提供了具有跨接桥的堆叠半导体封装。根据各种示例，描述了一种器件。该器件可以包括封装衬底。该器件还可以包括设置在封装衬底上的多个半导体器件，其中该多个半导体器件包括顶表面和底表面。该器件还可以包括耦合到封装衬底的多个互连，其中该多个互连与该多个半导体器件相邻。该器件还可以包括耦合到该多个半导体器件的顶表面和该多个互连的跨接桥，其中跨接桥通过该多个互连直接耦合到封装衬底，并且其中该多个半导体器件的底表面与封装衬底电隔离。隔离。隔离。

【技术实现步骤摘要】
具有跨接桥的堆叠半导体封装

技术介绍

[0001]常规的半导体封装包括封装衬底内的嵌入式部件，例如嵌入式硅桥或嵌入式无源器件。然而，这些嵌入式部件可能导致功率输送网络（PDN）不连续性，这是由在平台电压调节器和封装衬底上的多个硅器件和/或小芯片之间的扩展功率回路电感引起的。
[0002]最小化PDN不连续性的现有解决方案包括由于无源部件所需的基板面（real estate）增加（例如去耦电容器放置和相关联组件阻进区）而导致的封装占用区扩展。然而，这导致封装机械翘曲和器件可靠性的挑战。最小化PDN不连续性的另一个解决方案包括增加金属
‑
绝缘体
‑
金属电容器（MIMCap）的数量，以抑制功率输送峰值阻抗。然而，这可能导致硅占用区的折衷和/或组件吞吐量。
附图说明
[0003]在附图中，相同的参考字符贯穿不同的视图一般指代相同的部分。附图不一定是按比例的，取而代之，一般将重点放在说明本公开的原理上。为了清楚起见，各种特征或元件的尺寸可以任意扩大或缩小。在以下描述中，参考以下附图描述了本公开的各个方面，其中：图1示出了根据本公开一方面的半导体封装的横截面视图；图2示出了说明根据本公开一方面的形成半导体封装的方法的流程图；图3示出了根据本公开一方面的半导体封装的横截面视图；图4A至4E示出了针对根据本公开一方面的形成半导体封装的方法的示例性工艺流程的横截面视图；图5示出了说明图4A至4E的形成半导体封装的方法的流程图；图6A至6D示出了针对根据本公开一方面的形成半导体封装的方法的示例性工艺流程的横截面视图；图7示出了说明图6A至6D的形成半导体封装的方法的流程图；图8示出了根据本公开另外方面的包括半导体封装的计算设备的图示。
具体实施方式
[0004]以下详细描述参考了附图，这些附图通过图示的方式示出了可以实践本公开的具体细节和方面。这些方面被足够详细地描述，以使得本领域技术人员能够实践本公开。为本器件提供了各个方面，并且为方法提供了各个方面。应理解，器件的基本属性也适用于这些方法，并且反之亦然。在不脱离本公开的范围的情况下，可以利用其他方面，并且可以进行结构和逻辑改变。各个方面不一定是相互排斥的，因为一些方面可以与一个或多个其他方面相组合以形成新的方面。
[0005]本公开的优点可以包括通过较短的交流（AC）回路电感而改进的功率完整性和通过模制层中的金属构件的连续功率输送网络。
[0006]本公开的优点可以包括通过相对于常规封装微通孔的小型化微凸块几何形状和
降低的阻抗不连续性而改进的小芯片到小芯片数据带宽密度和信号完整性。
[0007]本公开的优点可以包括具有超集跨接桥的简化2.5D /3D封装组装流程和工艺操作。
[0008]通过参考以下描述和附图，本文公开的方面的这些和其他前面提及优点和特征将是清楚的。此外，要理解，本文描述的各个方面的特征不是相互排斥的，并且可以以各种组合和排列存在。
[0009]本公开总体上涉及一种器件。所述器件可以包括封装衬底。所述器件还可以包括设置在封装衬底上的多个半导体器件，其中所述多个半导体器件包括顶表面和底表面。所述器件还可以包括耦合到封装衬底的多个互连，其中所述多个互连与所述多个半导体器件相邻。所述器件还可以包括耦合到所述多个半导体器件的顶表面和所述多个互连的跨接桥，其中跨接桥通过所述多个互连直接耦合到封装衬底，并且其中所述多个半导体器件的底表面与封装衬底电隔离。
[0010]本公开总体上涉及一种形成器件的方法。所述方法可以包括提供封装衬底。所述方法还可以包括将多个半导体器件定位在封装衬底之上，其中所述多个半导体器件包括顶表面和底表面。所述方法还可以包括形成多个互连并将所述多个互连耦合到封装衬底，其中所述多个互连与所述多个半导体器件相邻。所述方法还可以包括形成跨接桥并将跨接桥耦合到所述多个半导体器件和所述多个互连，其中跨接桥通过所述多个互连直接耦合到封装衬底，并且其中所述多个半导体器件的底表面与封装衬底电隔离。
[0011]本公开总体上涉及一种计算设备。所述计算设备可以包括印刷电路板。所述计算设备可以包括耦合到印刷电路板的半导体封装。半导体封装可以包括封装衬底。半导体封装还可以包括设置在封装衬底上的多个半导体器件，其中所述多个半导体器件包括顶表面和底表面。半导体封装还可以包括耦合到封装衬底的多个互连，其中所述多个互连与所述多个半导体器件相邻。半导体封装还可以包括耦合到所述多个半导体器件的顶表面和所述多个互连的跨接桥，其中跨接桥通过所述多个互连直接耦合到封装衬底，并且其中所述多个半导体器件的底表面与封装衬底电隔离。
[0012]为了更容易理解并付诸实践，现在将通过示例而非限制的方式并参考各图来描述本器件、计算设备、方法和其他特定方面。为了简洁起见，可以省略对特征和属性的重复描述。
[0013]图1示出了根据本公开一方面的半导体封装的横截面视图。
[0014]在本公开的一方面，图1中示出了半导体封装100。半导体封装100可以是器件。半导体封装100可以是像2.5D或3D半导体封装之类的堆叠半导体封装。
[0015]在本公开的一方面，半导体封装100可以包括封装衬底102。封装衬底102可以包括接触焊盘、电互连、布线和其他特征，这些在任何当前的图中都没有示出。封装衬底102可以具有用于改进的结构稳定性的一个或多个刚性核心层，或者用于减小形状因数的无芯衬底封装。在其他方面，封装衬底102可以是支撑附加半导体封装和/或部件的更大衬底的一部分。
[0016]在本公开的一方面，半导体封装100可以包括多个焊球104。在一方面，该多个焊球104可以设置在封装衬底102的底表面上。封装衬底102可以通过该多个焊球104连接到主板（未示出）。主板可以是PCB。在一方面，该多个焊球104可以提供封装衬底102和主板之间的
电连接。
[0017]在本公开的一方面，半导体封装100可以包括模制层106。在一方面，模制层106可以设置在封装衬底102上。在一方面，模制层106可以由环氧树脂制成。在一方面，模制层106可以是模制框架。在一方面，模制层106可以是单件，或者可以由几个模制件制成。在一方面，模制层106可以具有顶表面和底表面。模制层106的底表面可以设置在封装衬底102上。
[0018]在本公开的一方面，半导体封装100可以包括多个封装凸块108。该多个封装凸块108可以设置在封装衬底102和模制层106之间。
[0019]在本公开的一方面，半导体封装100可以包括多个半导体器件110。在一方面，该多个半导体器件110可以由任何合适的半导体（诸如硅或砷化镓）制成。该多个半导体器件110可以是半导体管芯、芯片或一组小芯片，例如片上系统（SOC）、平台控制器中枢（PCH）/芯片组、存储器件、现场可编程门阵列（FPGA）器件、中央处理单元（CPU）或图形处理单元（GPU）。在图1中所示的方面，该多个半导体器件110可以是一组小芯片，其可以包括第一半导体器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种器件，包括：封装衬底；设置在封装衬底上的多个半导体器件，其中所述多个半导体器件包括顶表面和底表面；耦合到封装衬底的多个互连，其中所述多个互连与所述多个半导体器件相邻；以及耦合到所述多个半导体器件的顶表面和所述多个互连的跨接桥，其中跨接桥通过所述多个互连直接耦合到封装衬底，并且其中所述多个半导体器件的底表面与封装衬底电隔离。2.根据权利要求1所述的器件，进一步包括：设置在封装衬底上的模制层，其中所述多个半导体器件设置在模制层中。3.根据权利要求2所述的器件，其中所述多个互连包括设置在模制层中的一个或多个金属构件，其中所述多个半导体器件被一个金属构件分离，并且其中封装衬底被配置为通过所述一个或多个金属构件向所述多个半导体器件传输功率。4.根据权利要求3所述的器件，其中所述多个互连进一步包括多个模通孔，其中所述多个模通孔设置在模制层中，并且其中封装衬底被配置为通过所述多个模通孔向所述多个半导体器件传输信号。5.根据权利要求3或4中任一项所述的器件，进一步包括：封装衬底上的凹槽，其中具有所述多个半导体器件和金属构件的模制层设置在凹槽中。6.根据权利要求5所述的器件，其中所述多个互连进一步包括多个封装凸块，其中所述多个封装凸块与模制层相邻定位。7.根据权利要求3或4中任一项所述的器件，进一步包括：设置在封装衬底的底表面上的无源器件，其中无源器件耦合到所述一个或多个金属构件。8.一种方法，包括：提供封装衬底；将多个半导体器件定位在封装衬底之上，其中所述多个半导体器件包括顶表面和底表面；形成多个互连并将所述多个互连耦合到封装衬底，其中所述多个互连与所述多个半导体器件相邻；以及形成跨接桥并将跨接桥耦合到所述多个半导体器件和所述多个互连，其中跨接桥通过所述多个互连直接耦合到封装衬底，并且其中所述多个半导体器件的底表面与封装衬底电隔离。9.根据权利要求8所述的方法，进一步包括：在封装衬底上形成模制层，并且在定位在封装衬底之上之前将所述多个半导体器件设置在模制层中。10.根据权利要求9所述的方法，
其中所述多个互连包括设置在模制层中的一个或多个金属构件，其中所述多个半导体器件被一个金属构件分离，并且其中封装衬底被配置为通过所述一个或多个金属构件向所述多个半导体器件传...

【专利技术属性】
技术研发人员：徐从贵，谢目荣，尤长源，康忠斌，胡禄业，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：