用于改进的IMAX和电源完整性的模制电力输送互连模块制造技术

本发明专利技术公开了用于改进的IMAX和电源完整性的模制电力输送互连模块。一种半导体封装，包括模制电力输送模块，其布置在封装基板和半导体芯片之间并包括多个输入导电结构和多个参考导电结构，其中输入导电结构在多个参考导电结构之间交替，其中输入导电结构与芯片输入电压端子和封装输入电压端子电气耦合，其中多个参考导电结构中的每一个与半导体芯片参考端子和封装参考端子电气耦合。端子和封装参考端子电气耦合。端子和封装参考端子电气耦合。

【技术实现步骤摘要】
用于改进的IMAX和电源完整性的模制电力输送互连模块


[0001]各个方面通常涉及半导体芯片封装制造的领域。更具体地，涉及用于改进的电源完整性和电流容量的器件以及创建器件的方法。

技术介绍

[0002]具有小型化互连几何形状的半导体芯片封装面临Imax约束挑战。例如，具有减少的管芯和/或封装基板占用空间（footprint）的半导体芯片封装可能限制载流能力，这对器件造成功能风险。因为器件继续小型化，因此可靠的电力输送网络是合期望的。
附图说明
[0003]在附图中，相同的参考字符遍及不同的视图通常指代相同的部分。附图不一定按比例，而是将重点通常放在说明本专利技术的原理上。应理解到，附图是本专利技术的示例性方面的图解和示意性表示，并且既不是限制性的，也不必按本专利技术的比例绘制。
[0004]在以下描述中，参考以下附图描述了本专利技术的各个方面，其中：图1A和1B示出在封装基板和管芯之间具有垂直互连的半导体芯片封装；图2A和2B示出根据一些方面的用于改进的Imax和电源完整性的示例性模制电力输送模块；图3A和3B示出根据一些方面的用于改进的Imax和电源完整性的示例性模制电力输送模块；图4A
‑
4C示出根据一些方面的具有用于改进的Imax和电源完整性的模制电力输送模块的示例性2.5D堆叠封装；图5A
‑
5I示出根据一些方面的制造电力输送模块的示例性方法；图6示出图示根据一些方面的制造电力输送模块的示例性方法的流程图。
具体实施方式
[0005]以下具体实施方式参考附图，这些附图通过图示的方式示出各方面的具体细节和方面，在其中实践本公开的各方面。
[0006]词语“示例性”在本文中用于意指“用作示例、实例或说明”。本描述和权利要求中的词语“多个”和“多种”指代大于一的数量。术语“组”、“集合”、“序列”等等指代等于或大于一的数量。任何以复数形式表达的未明确陈述“多个”或“多种”的术语类似地指代等于或大于一的数量。术语“较小子集”指代包含少于集合中的所有元素的所述集合的子集。在本文中利用的任何向量和/或矩阵表示法本质上都是示例性的，并且用于解释的目的。用向量和/或矩阵表示法描述的本公开的各方面不限于用向量和/或矩阵来实现，并且相关联的过程和计算可以用数据或其他信息的集合或序列以等效方式实行。
[0007]术语半导体芯片（本文中也被称为“硅管芯”）通常在运输和与其他电子封装合并之前进行“封装”。这种封装典型地牵涉将半导体芯片包封在一种材料中，并且在外壳的外
部提供电气接触以为半导体芯片提供接口。除其他的之外，半导体芯片封装可以提供抗杂质的保护、提供机械支撑、散热和降低热机械应力。附加地，术语“小芯片”可以指代定位在基础管芯上的半导体芯片。半导体小芯片的大小可以小于基础管芯。
[0008]如本文中使用的术语“在
……
之上”、“到
……”
、“在
……
之间”和“在
……
上”可以指代一个层相对于其他层的相对位置。“在”另一个层“之上”或“上”或者“接合到”另一个层的一个层可以直接与另一层接触，或者可以具有一个或多个中间层。在层“之间”的一个层可以直接与这些层接触，或者可以具有一个或多个中间层。
[0009]尽管管芯可以指代处理器芯片、射频（RF）芯片、集成无源器件（IPD）芯片，或者在相同的句子中可能提到存储器器件，但是不应解释为它们是等效结构。遍及本公开的各个地方的短语“方面”的出现不一定都指代相同的方面。另外，特定的特征、结构或特性可以在一个或多个方面以任何合适的方式组合。
[0010]出于使本公开流线化的目的，将各种特征组合在一起。公开方法不应被解释为反映以下意图：权利要求需要比每个权利要求中明确记载的特征更多的特征。而是，如所附权利要求所反映的，专利技术的主题在于少于单个公开方面的所有特征。因此，所附权利要求由此并入具体实施方式中，其中每个权利要求作为单独的方面而独立存在。
[0011]图1A图示半导体芯片封装100的横截面视图。半导体芯片封装100可以包括电容器120。电容器120可以通过板110和封装104向芯片102提供电荷以用于电力输送噪声降低。例如，来自板边缘电容器。替代地，电容器120可以通过封装104向芯片102提供电荷。例如，来自连接盘（land）侧电容器。芯片102可以通过垂直互连通路（VIA（通孔））112连接到封装104，所述垂直互连通路例如是多个金属柱和/或多个焊料凸块。另外，芯片102可以通过输入电压端子108连接到封装104。例如，电源参考电压（VCC）凸块可以连接到芯片的输入电压端子，连接到封装的输入电压端子。输入电压端子可以包括接触焊盘、电气互连和/或金属平面。另外，半导体芯片102可以通过参考电压端子106连接到封装104。例如，接地参考电压（VSS）凸块可以连接到半导体芯片的参考电压端子，连接到封装的参考电压端子。参考电压端子可以包括接触焊盘、电气互连和/或金属平面。
[0012]图1B图示半导体芯片封装100的俯视图。多个电容器120可以直接连接到板110和/或封装104。半导体芯片102可以直接连接到封装104。电容器120可以通过如图1A中描述的连接向半导体芯片102提供电荷。
[0013]图2A图示半导体芯片封装200的横截面视图。半导体芯片封装200包括模制电力输送模块202。模制电力输送模块202可以是半导体芯片102的集成部分。芯片封装200可以包括类似于图1A和1B中描述的那些的半导体芯片102和封装104。半导体芯片102可以通过VIA 210（例如，多个金属柱210a和/或多个焊料凸块210b）连接到封装104。例如，封装焊料凸块210b可以将封装104连接到半导体芯片102的金属柱210a。模制电力输送模块202可以分别连接到半导体芯片102的输入电压端子和参考电压端子，连接到封装104的输入电压端子和参考电压端子。模制电力输送模块202包括若干参考导电结构208和若干输入导电结构204和206。输入导电结构204可以被配置用于与输入导电结构206不同的输入电压。一个模块可以向半导体芯片102输送两个或更多个输入电压。电容器230和232可以通过封装104内的互连234和模制电力输送模块202连接到半导体芯片102。输入导电结构204可以连接到半导体芯片102的输入电压端子和封装104的输入电压端子，其与第一电源参考电压（VCC）相关联。
电容器230的第一端子可以连接到第一VCC和封装104的输入电压端子。输入导电结构206可以连接到半导体芯片102的第二输入电压端子和封装104的第二输入电压端子，其与第二电源参考电压（VCC）相关联。电容器232的后续第一端子可以连接到第二VCC和封装104的第二输入电压端子。输入电压端子可以包括接触焊盘、电气互连和/或金属平面。模制电力输送模块202被配置为在参考导电结构208与输入导电结构204和206之间交替。这样做使得每个输入导电结构204和20本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体芯片封装，包括：半导体芯片，其包括芯片输入电压端子和芯片参考电压端子；封装基板，其包括一个或多个封装输入电压端子和一个或多个封装参考电压端子，其中，所述一个或多个封装输入电压端子被配置为接收第一电压，其中，所述一个或多个封装参考电压端子被配置为接收第二电压；和模制电力输送模块，其布置在封装基板和半导体芯片之间并且包括多个输入导电结构和多个参考导电结构，其中，所述多个输入导电结构在所述多个参考导电结构之间交替，其中，所述多个输入导电结构耦合到芯片输入电压端子和封装输入电压端子，其中，所述多个参考导电结构耦合到芯片参考电压端子和封装参考电压端子。2.根据权利要求1所述的半导体芯片封装，其中，所述多个参考导电结构耦合到接地参考电压（Vss）并且所述多个输入导电结构耦合到电源电压（Vcc）。3.根据权利要求1或2中任一项所述的半导体芯片封装，其中，所述多个输入导电结构之一是s形的。4.根据权利要求1或2中任一项所述的半导体芯片封装，其中，所述多个输入导电结构之一是i形的。5.根据权利要求1或2中任一项所述的半导体芯片封装，其中，所述多个参考导电结构之一是t形的。6.根据权利要求1或2中任一项所述的半导体芯片封装，其中，所述多个输入导电结构和所述多个参考导电结构被包裹在模制材料中。7.根据权利要求6所述的半导体芯片封装，其中，所述多个输入导电结构、所述多个参考导电结构和模制材料具有相同的高度。8.根据权利要求6所述的半导体芯片封装，其中，所述多个输入导电结构沿着模制材料的宽度定位在多个参考导电结构中的一对之间。9.根据权利要求6所述的半导体芯片封装，其中，所述多个输入导电结构和所述多个参考导电结构具有小于模制材料长度的结构长度。10.根据权利要求1或2中任一项所述的半导体芯片封装，其中，输入导电结构的宽度在150μm和500μm之间。11.根据权利要求1或2中任一项所述的半导体芯片封装，其中，参考导电结构的宽度在1...

【专利技术属性】
技术研发人员：林涑玲，谢目荣，汪晓莹，康忠斌，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：