辅助可编程逻辑单元调试的方法、设备及系统技术方案

本申请提供一种辅助可编程逻辑单元调试的方法，包括：从可编程逻辑单元的一个管脚上接收调试信息；将所述调试信息进行解析获得所述可编程器件的调试解析数据；将所述调试解析数据发送到显示器件进行显示，和发送到输出单元以输出所述调试解析数据。通过所述可编程逻辑单元的一个管脚获取所述可编程逻辑单元的内部调试数据进行直管的显示，为开发人员准确及时的提供可编程单元的内部运行情况，增加调试效率。本申请还提供一种辅助可编程逻辑单元调试的装置、设备系统以及一种传输协议。设备系统以及一种传输协议。设备系统以及一种传输协议。

【技术实现步骤摘要】
辅助可编程逻辑单元调试的方法、设备及系统


[0001]本申请涉及到一种逻辑单元调试的技术，尤其涉及一种辅助可编程逻辑单元调试的方法。本申请还涉及一种辅助可编程逻辑单元调试的装置、设备及系统。本申请还涉及一种通讯协议。

技术介绍

[0002]可编程逻辑单元(CPLD，Complex Programming logic device)是一种逻辑功能可以按照用户对器件的编程来确定的通用集成电路。CPLD内部不含有RAM(随机存取存储器)，因此无法实现在线仿真的功能，对于一些比较大型的程序来说，目前对于接口的调试，只能使用外挂逻辑分析仪的方式对CPLD输出接口进行调试，但是对于CPLD内部的未输出到接口上的逻辑状态，外挂的逻辑分析仪是无法进行监测的，也就没办法实现对CPLD的全功能逻辑的调试。
[0003]目前解决CPLD内部逻辑的调试问题的方法多为外接指示灯，通过将CPLD内部逻辑引出到指示灯上，观察指示灯的状态来调试CPLD内部逻辑。但是这对开发设计要求很高，首先CPLD需要有足够的管脚能够连接足够多的指示灯，其次CPLD内部的逻辑显示速率不能过高，因为过高的显示速率会使指示灯一闪而过，调试人员来不及及时的通过指示灯判断逻辑状态。因此，通过这种调试方法对CPLD进行调试效率低下。

技术实现思路

[0004]为了解决当前技术方案中调试CPLD效率低下的问题，本申请提出一种辅助可编程逻辑单元调试的方法以及一种辅助可编程逻辑单元调试的装置。本申请还提出一种一种辅助可编程逻辑单元调试的设备、系统以及一种通讯协议。
[0005]本申请提供一种辅助可编程逻辑单元调试的方法，包括：
[0006]从可编程逻辑单元的一个管脚上接收调试信息；
[0007]将所述调试信息进行解析获得所述可编程器件的调试解析数据；
[0008]将所述调试解析数据发送到显示器件进行显示，和发送到输出单元以输出所述调试解析数据。
[0009]可选的，所述调试信息包括：第一调试信息；
[0010]所述第一调试信息是将所述辅助可编程逻辑单元的接口的逻辑电平值，按照时序先后填充到所述辅助可编程逻辑单元的通讯协议生成的。
[0011]可选的，所述调试信息包括：第二调试信息；
[0012]所述第二调试信息是将所述辅助可编程逻辑单元的寄存器值赋值到所述辅助可编程逻辑单元的通讯协议生成的。
[0013]本申请提供一种通讯协议，用于所述可编程逻辑单元，包括：起始段、时钟校准段、数据段和结尾段；
[0014]所述起始段包括：分别为30ns的高电平和低电平，所述高电平和低电平的时间误
差最大为5ns；
[0015]所述时钟校准段包括：分别为20ns的高电平和低电平，所述高电平和低电平的时间误差最大为15ns；
[0016]所述数据段包括8bit的传输信息，所述传输信息在所述时钟校准段的时间内，通过对所述辅助可编程逻辑单元进行信息采样获得；
[0017]所述结尾段没有时间限制。
[0018]可选的，所述数据段的传输信息，高4位显示到高位7段数码管，低4位显示到低位7段数码管。
[0019]本申请还提供一种辅助可编程逻辑单元调试的装置，包括：
[0020]单数据线单元，用于从可编程逻辑单元的一个管脚上接收调试信息；
[0021]逻辑译码单元，用于将所述调试信息进行解析获得所述可编程器件的调试解析数据；
[0022]显示单元，用于接收所述调试解析数据，并显示；
[0023]输出单元，用于接收所述调试解析数据，并输出。
[0024]可选的，所述调试信息包括：第一调试信息；
[0025]所述第一调试信息是将所述辅助可编程逻辑单元的接口的逻辑电平值，按照时序先后填充到所述辅助可编程逻辑单元的通讯协议生成的。
[0026]可选的，所述调试信息包括：第二调试信息；
[0027]所述第二调试信息是将所述辅助可编程逻辑单元的寄存器值赋值到所述辅助可编程逻辑单元的通讯协议生成的。
[0028]本申请还提供一种辅助可编程逻辑单元调试的设备，包括：所述通讯协议和所述可编程逻辑单元调试的装置；
[0029]所述可编程逻辑单元调试的装置在执行所述可编程逻辑单元调试的方法时，按照所述通讯协议进行数据传输。
[0030]本申请还提供一种辅助可编程逻辑单元调试的系统，包括：所述可编程逻辑单元调试的方法，和所述可编程逻辑单元调试的装置。
[0031]本申请相较于现有技术的优点是：
[0032]本申请提供一种辅助可编程逻辑单元调试的方法，包括：从可编程逻辑单元的一个管脚上接收调试信息；将所述调试信息进行解析获得所述可编程器件的调试解析数据；将所述调试解析数据发送到显示器件进行显示，和发送到输出单元以输出所述调试解析数据。通过所述可编程逻辑单元的一个管脚获取所述可编程逻辑单元的内部调试数据进行直管的显示，为开发人员准确及时的提供可编程单元的内部运行情况，增加调试效率。
附图说明
[0033]图1是本申请中辅助可编程逻辑单元调试的流程图。
[0034]图2是本申请中通讯协议的示意图。
[0035]图3是本申请辅助可编程逻辑单元调试的装置示意图。
具体实施方式
[0036]以下内容均是为了详细说明本申请要保护的技术方案所提供的具体实施过程的示例，但是本申请还可以采用不同于此的描述的其他方式实施，本领域技术人员可以在本申请构思的指引下，采用不同的技术手段实现本申请，因此本申请不受下面具体实施例的限制。
[0037]本申请提供一种辅助可编程逻辑单元调试的方法，包括：从可编程逻辑单元的一个管脚上接收调试信息；将所述调试信息进行解析获得所述可编程器件的调试解析数据；将所述调试解析数据发送到显示器件进行显示，和发送到输出单元以输出所述调试解析数据。通过所述可编程逻辑单元的一个管脚获取所述可编程逻辑单元的内部调试数据进行直管的显示，为开发人员准确及时的提供可编程单元的内部运行情况，增加调试效率。
[0038]图1是本申请中辅助可编程逻辑单元调试的流程图。
[0039]请参照图1所示，S101从可编程逻辑单元的一个管脚上接收调试信息。
[0040]所述调试信息是指需要被监测的CPLD信号，所述调试信息通过CPLD的内部逻辑引出到信号线上，然后通过短接所述信号线和SIG信号线获取该调试信息。优选的，本申请通过单数据线连接到所述CPLD的一个管脚上获取所述调试信息。
[0041]请参照图1所示，S102将所述调试信息进行解析获得所述可编程器件的调试解析数据。
[0042]在CPLD中，其内部的逻辑是通过电平高低进行逻辑运算的，即所述单数据线连接到所述CPLD管脚上后，获取的数据是电平值，以及所述电平存在的时间段。
[0043]本申请需要通过一个传输协议对由电平信号表示的调试信息进行传输，包括：判断高低电平以及所述高低电平的存本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种辅助可编程逻辑单元调试的方法，其特征在于，包括：从可编程逻辑单元的一个管脚上接收调试信息；将所述调试信息进行解析获得所述可编程器件的调试解析数据；将所述调试解析数据发送到显示器件进行显示，和发送到输出单元以输出所述调试解析数据。2.根据权利要求1所述辅助可编程逻辑单元调试的方法，其特征在于，所述调试信息包括：第一调试信息；所述第一调试信息是将所述辅助可编程逻辑单元的接口的逻辑电平值，按照时序先后填充到所述辅助可编程逻辑单元的通讯协议生成的。3.根据权利要求1所述辅助可编程逻辑单元调试的方法，其特征在于，所述调试信息包括：第二调试信息；所述第二调试信息是将所述辅助可编程逻辑单元的寄存器值赋值到所述辅助可编程逻辑单元的通讯协议生成的。4.一种通讯协议，用于权利要求1～3所述可编程逻辑单元，其特征在于，包括：起始段、时钟校准段、数据段和结尾段；所述起始段包括：分别为30ns的高电平和低电平，所述高电平和低电平的时间误差最大为5ns；所述时钟校准段包括：分别为20ns的高电平和低电平，所述高电平和低电平的时间误差最大为15ns；所述数据段包括8bit的传输信息，所述传输信息在所述时钟校准段的时间内，通过对所述辅助可编程逻辑单元进行信息采样获得；所述结尾段没有时间限制。5.根据权利要求4所述通讯协议，其特征在于，所述数据段的传输信息，高4位显示到高位7段数码管，低4位...

【专利技术属性】
技术研发人员：袁坤，刘炳坤，刘海玲，高臣，
申请(专利权)人：天津市英贝特航天科技有限公司，
类型：发明
国别省市：