射频识别整合集成电路以及射频识别码提供方法技术

本发明专利技术提供一种减少接脚数的射频识别整合集成电路以及射频识别码提供方法。此射频识别整合集成电路包括至少一第一输入输出接脚、一第二输入输出接脚以及一第三输入输出接脚，其中，此减少接脚数的射频识别码提供方法包括：当减少接脚数的整合集成电路启动时，判定第一输入输出接脚、第二输入输出接脚以及第三输入输出接脚是否耦接线圈；以及根据耦接线圈的接脚以及未耦接线圈的接脚的电压状态，减少接脚数的整合集成电路决定所输出的识别码。接脚数的整合集成电路决定所输出的识别码。接脚数的整合集成电路决定所输出的识别码。

【技术实现步骤摘要】
射频识别整合集成电路以及射频识别码提供方法


[0001]本专利技术关于一种射频识别(RFID)的技术，更进一步来说，本专利技术关于一种减少接脚数的射频识别整合集成电路以及射频识别码提供方法。

技术介绍

[0002]无线射频识别(英语：Radio Frequency IDentification，RFID)是一种无线通讯技术，可以通过无线电信号识别特定目标并读写相关数据，而无需识别系统与特定目标之间建立机械或者光学接触。无线电的信号是通过调成无线电频率的电磁场，把数据从附着在物品上的标签上传送出去，以自动辨识与追踪该物品。某些标签在识别时从识别器发出的电磁场中就可以得到能量，并不需要电池；也有标签本身拥有电源，并可以主动发出无线电波。标签包含了电子储存的信息，数公尺之内都可以识别。与条形码不同的是，射频标签不需要处在识别器视线之内，也可以嵌入被追踪物体之内。
[0003]无线射频识别的用途极为广泛，许多行业都运用了无线射频识别技术。将无线射频标签附着在一辆正在生产中的汽车，厂方便可以追踪此车在生产线上的进度。仓库可以追踪药品的位置。无线射频标签也可以附于牲畜与宠物上，方便对牲畜与宠物的积极识别(防止数只牲畜使用同一个身份)。无线射频识别的身份识别卡可以使员工得以进入建筑锁住的部分，汽车上的射频应答器也可以用来征收收费路段与停车场的费用。
[0004]然而，一般射频识别芯片在生产时，皆已经固定其识别码。以生产产品来说，若有20个产品，需要20个不同识别码的射频识别芯片。然而，此20个产品的销售状况有可能不同，导致20个不同识别码的射频识别芯片消耗量不同。若为了20个不同识别码分别生产20个不同识别码的射频识别芯片，对一般公司来说是极大的浪费。

技术实现思路

[0005]本专利技术的一目的在于提供一种减少接脚数的射频识别整合集成电路以及射频识别码提供方法，用以生产同一个射频识别芯片，便可以用外部电路改变识别码，不受脚位数限制，电路更有弹性。
[0006]有鉴于此，本专利技术提供一种减少接脚数的射频识别整合集成电路以及减少接脚数的方法，此减少接脚数的整合集成电路，适用于一射频识别电路，其中该射频识别电路至少包括一谐振线圈以及一谐振电容，此减少接脚数的整合集成电路包括一第一输入输出接脚、一第二输入输出接脚以及一第三输入输出接脚，其中，当上述减少接脚数的整合集成电路启动时，判定第一输入输出接脚、第二输入输出接脚以及第三输入输出接脚是否耦接线圈，其中，根据耦接线圈的接脚以及未耦接线圈的接脚的电压状态，该减少接脚数的整合集成电路决定所输出的识别码。
[0007]本专利技术另外提供一种减少接脚数的射频识别码提供方法，适用于一射频识别整合集成电路，其中，该射频识别整合集成电路包括至少一第一输入输出接脚、一第二输入输出接脚以及一第三输入输出接脚，其中，该减少接脚数的射频识别码提供方法包括：当该减少
接脚数的整合集成电路启动时，判定该第一输入输出接脚、该第二输入输出接脚以及该第三输入输出接脚是否耦接线圈；以及根据耦接线圈的接脚以及未耦接线圈的接脚的电压状态，该减少接脚数的整合集成电路决定所输出的识别码。
[0008]依照本专利技术较佳实施例所述的减少接脚数的射频识别整合集成电路以及减少接脚数的射频识别码提供方法，上述任两个输入输出接脚之间具有一整流电路，故任两输入输出接脚耦接谐振线圈与谐振电容，并且接收到射频信号时，可以启动该减少接脚数的射频识别整合集成电路。
[0009]依照本专利技术较佳实施例所述的减少接脚数的射频识别整合集成电路以及减少接脚数的射频识别码提供方法，其中，当减少接脚数的整合集成电路启动时，判定该第一输入输出接脚、该第二输入输出接脚以及该第三输入输出接脚是否耦接线圈包括：减少接脚数的整合集成电路将第一输入输出接脚、第二输入输出接脚设定为浮动，该减少接脚数的整合集成电路在第三输入输出接脚输出指定电压，判断第一输入输出接脚、第二输入输出接脚的任一接脚是否随着该指定电压变动。
[0010]依照本专利技术较佳实施例所述的减少接脚数的射频识别整合集成电路以及减少接脚数的射频识别码提供方法，其中，当该减少接脚数的整合集成电路启动时，判定该第一输入输出接脚、该第二输入输出接脚以及该第三输入输出接脚是否耦接线圈更包括：该减少接脚数的整合集成电路判断该第一输入输出接脚、该第二输入输出接脚、该第三输入输出接脚任两接脚所接收到的信号的相位是否相反，借此判定该第一输入输出接脚、该第二输入输出接脚以及该第三输入输出接脚是否耦接线圈。
[0011]本专利技术的精神在于每一个输入输出接脚皆可以耦接谐振线圈与谐振电容，当谐振线圈与谐振电容耦接的脚位不同时，减少接脚数的射频识别整合集成电路会发出不同的射频识别码。因此，生产射频识别整合集成电路仅需要一个生产线，事后可以利用外部电路改变所产生的射频识别码。在进一步的实施例中，还可以配合其他接脚上耦接的电压，产生更多不同的识别码。
[0012]为让本专利技术的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
[0013]图1A绘示为本专利技术一较佳实施例的射频识别电路的供电电路图。
[0014]图1B绘示为本专利技术一较佳实施例的射频识别电路的供电电路图。
[0015]图2A绘示为本专利技术一较佳实施例的射频识别电路的识别码设定示意图。
[0016]图2B绘示为本专利技术一较佳实施例的射频识别电路的识别码设定示意图。
[0017]图2C绘示为本专利技术一较佳实施例的射频识别电路的识别码设定示意图。
[0018]图3A绘示为本专利技术一较佳实施例的射频识别电路的供电电路图。
[0019]图3B绘示为本专利技术一较佳实施例的射频识别电路的供电电路图。
[0020]图3C绘示为本专利技术一较佳实施例的射频识别电路的供电电路图。
[0021]图4绘示为本专利技术一较佳实施例的射频识别电路的检测线圈耦接的接脚的示意图。
[0022]图5绘示为本专利技术一较佳实施例的减少接脚数的射频识别码提供方法的流程图。
[0023]图6A绘示为本专利技术一较佳实施例的减少接脚数的射频识别码提供方法的步骤S503的流程图。
[0024]图6B绘示为本专利技术一较佳实施例的减少接脚数的射频识别码提供方法的步骤S503的流程图。
[0025]图6C绘示为本专利技术一较佳实施例的减少接脚数的射频识别码提供方法的步骤S503的流程图。
[0026]图7绘示为本专利技术一较佳实施例的减少接脚数的射频识别码提供方法的步骤S503的流程图。
[0027]【符号说明】
[0028]101：整合集成电路
[0029]102：谐振线圈
[0030]103：谐振电容
[0031]IO1：第一输入输出接脚
[0032]IO2：第二输入输出接脚
[0033]IO3：第三输入输出接脚
[0034]D01、D02、D03：整流电路
[0035]VDD：第一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种减少接脚数的整合集成电路，适用于一射频识别电路，其特征在于，所述射频识别电路至少包括一谐振线圈以及一谐振电容，所述减少接脚数的整合集成电路包括：一第一输入输出接脚；一第二输入输出接脚；以及一第三输入输出接脚，其中，当所述减少接脚数的整合集成电路启动时，判定所述第一输入输出接脚、所述第二输入输出接脚以及所述第三输入输出接脚是否耦接谐振线圈，其中，根据耦接谐振线圈的接脚以及未耦接谐振线圈的接脚的电压状态，所述减少接脚数的整合集成电路决定所输出的识别码。2.根据权利要求1所述的减少接脚数的整合集成电路，其特征在于，更包括：一第一整流电路，包括一第一输入端、一第二输入端、一第一输出端以及一第二输出端，其中，所述第一整流电路的第一输入端耦接所述第一输入输出接脚，所述第一整流电路的第二输入端耦接所述第二输入输出接脚；其中，所述减少接脚数的整合集成电路更包括：一第一电源端以及一第二电源端，其中，所述第一电源端耦接所述第一整流电路的第一输出端，所述第二电源端耦接所述第一整流电路的第二输出端，其中，当所述谐振线圈与所述谐振电容耦接所述第一输入输出接脚以及所述第二输入输出接脚之间时，所述第一整流电路提供直流电给所述第一电源端以及所述第二电源端以启动所述减少接脚数的整合集成电路。3.根据权利要求1所述的减少接脚数的整合集成电路，其特征在于，更包括：一第二整流电路，包括一第一输入端、一第二输入端、一第一输出端以及一第二输出端，其中，所述第二整流电路的第一输入端耦接所述第二输入输出接脚，所述第二整流电路的第二输入端耦接所述第三输入输出接脚；其中，所述减少接脚数的整合集成电路更包括：一第一电源端以及一第二电源端，其中，所述第一电源端耦接所述第二整流电路的第一输出端，所述第二电源端耦接所述第二整流电路的第二输出端，其中，当所述谐振线圈与所述谐振电容耦接所述第二输入输出接脚以及所述第三输入输出接脚之间时，所述第二整流电路提供直流电给所述第一电源端以及所述第二电源端以启动所述减少接脚数的整合集成电路。4.根据权利要求1所述的减少接脚数的整合集成电路，其特征在于，更包括：一第三整流电路，包括一第一输入端、一第二输入端、一第一输出端以及一第二输出端，其中，所述第三整流电路的第一输入端耦接所述第一输入输出接脚，所述第三整流电路的第二输入端耦接所述第三输入输出接脚；其中，所述减少接脚数的整合集成电路更包括：一第一电源端以及一第二电源端，其中，所述第一电源端耦接所述第三整流电路的第一输出端，所述第二电源端耦接所述第三整流电路的第二输出端，其中，当所述谐振线圈与所述谐振电容耦接所述第一输入输出接脚以及所述第三输入输出接脚之间时，所述第三整流电路提供直流电给所述第一电源端以及所述第二电源端以启动所述减少接脚数的整合集成电路。5.根据权利要求1所述的减少接脚数的整合集成电路，其特征在于，当所述减少接脚数
的整合集成电路启动时，判定所述第一输入输出接脚、所述第二输入输出接脚以及所述第三输入输出接脚是否耦接谐振线圈，更包括：所述减少接脚数的整合集成电路将第一输入输出接脚、第二输入输出接脚设定为浮动，所述减少接脚数的整合集成电路在第三输入输出接脚输出指定电压，判断第一输入输出接脚、第二输入输出接脚的任一接脚是否随着所述指定电压变动。6.根据权利要求1所述的减少接脚数的整合集成电路，其特征在于，当所述减少接脚数的整合集成电路启动时，判定所述第一输入输出接脚、所述第二输入输出接脚以及所述第三输入输出接脚是否耦接谐振线圈，更包括：所述减少接脚数的整合集成电路将第二输入输出接脚、第三输入输出接脚设定为浮动，所述减少接脚数的整合集成电路在第一输入输出接脚输出指定电压，判断第二输入输出接脚、第三输入输出接脚的任一接脚是否随着所述指定电压变动。7.根据权利要求1所述的减少接脚数的整合集成电路，其特征在于，当所述减少接脚数的整合集成电路启动时，判定所述第一输入输出接脚、所述第二输入输出接脚以及所述第三输入输出接脚是否耦接谐振线圈，更包括：所述减少接脚数的整合集成电路将第三输入输出接脚、第一输入输出接脚设定为浮动，所述减少接脚数的整合集成电路在第二输入输出接脚输出指定电压，判断第一输入输出接脚、第三输入输出接脚的...

【专利技术属性】
技术研发人员：李新洲，罗立声，李仙耀，
申请(专利权)人：凌通科技股份有限公司，
类型：发明
国别省市：