【技术实现步骤摘要】
套刻偏差的补偿方法
[0001]本专利技术涉及半导体制造领域，尤其涉及一种套刻偏差的补偿方法。
技术介绍
[0002]套刻精度(overlay，OVL)是指在光刻制造工艺中当层图形和前层图形的叠对位置精度。由于集成电路芯片的制造是通过多层电路层叠加而成，如果当层和前层没有对准的话，芯片将无法正常工作。因此，在形成当层的过程中，减小套刻精度、确保套刻精度在偏差范围内是极为重要的一件事情。
[0003]在现有技术中，通常通过若干次的套刻偏差补偿处理，不断提高当前批次的晶圆的套刻精度。所述套刻偏差补偿处理包括：在前一批次的晶圆中获取待测晶圆；对待测晶圆进行套刻精度检测，获取前一批次套刻精度信息；根据前一批次套刻精度信息，获取套刻偏差模型；根据套刻偏差模型，对当前批次的晶圆进行套刻偏差补偿。
[0004]然而，在上述方法中，当前批次的晶圆的套刻精度仍然较差，并且，套刻偏差补偿的效率较低。
技术实现思路
[0005]本专利技术解决的技术问题是提供一种套刻偏差的补偿方法，提高半导体结构的套刻精度，并且，提...
【技术保护点】
【技术特征摘要】
1.一种套刻偏差的补偿方法，其特征在于，包括：获取x个第一检测分布图，每个第一检测分布图包括多个检测区域，每个检测区域中至少具有1个检测位置，x个第一检测分布图间的检测位置均不重复，x为大于或者等于2的自然数；根据所述x个第一检测分布图对第n批次的晶圆进行第一迭代，获取第n高阶套刻偏差模型，所述第n批次的晶圆包括多个第n晶圆，所述n为大于或等于1的自然数，所述第一迭代的过程包括：在第n批次的晶圆中获取x个第n待测晶圆；对x个第一检测分布图进行分配，每个第n待测晶圆分别与1个第一检测分布图对应；根据所述第一检测分布图获取每个第n待测晶圆的第n套刻精度信息；根据x个第n套刻精度信息获取第n高阶套刻偏差模型。2.如权利要求1所述的套刻偏差的补偿方法，其特征在于，还包括：提供第n+1批次的晶圆，并根据历史处理得到的第1高阶套刻偏差模型至第n高阶套刻偏差模型中的至少部分，对所述第n+1批次的晶圆进行套刻偏差补偿。3.如权利要求2所述的套刻偏差的补偿方法，其特征在于，所述第n+1批次的晶圆包括多个第n+1晶圆；所述套刻偏差的补偿方法还包括：在对第n+1批次的晶圆进行套刻偏差补偿后，根据所述x个第一检测分布图对所述第n+1批次的晶圆进行所述第一迭代，获取第n+1高阶套刻偏差模型。4.如权利要求2所述的套刻偏差的补偿方法，其特征在于，所述第n+1批次的晶圆包括多个第n+1晶圆；所述套刻偏差的补偿方法还包括：获取y个第二检测分布图，每个第二检测分布图包括多个检测区域，每个检测区域中至少具有1个检测位置，y个第二检测分布图间的检测位置均不重复，y为大于或者等于2的自然数；在对第n+1批次的晶圆进行套刻偏差补偿后，根据所述y个第二检测分布图对所述第n+1批次的晶圆进行所述第一迭代，获取第n+1高阶套刻偏差模型。5.如权利要求1所述的套刻偏差的补偿方法，其特征在于，所述第n批次的晶圆包括p组晶圆，所述p为大于或等于2的自然数，所述p组晶圆中的每一组包括多个第n晶圆，且在第n批次的晶圆中获取x个第n待测晶圆的方法包括：在所述每一组的多个第n晶圆中获取2个以上第n待测晶圆。6.如权利要求5所述的套刻偏差的补偿方法，其特征在于，获取所述第n批次的晶圆的方法包括：获取第i组的第i组高阶套刻偏差模型，i为1至p-1中的任意一个自然数；根据历史处理得到的第1组高阶套刻偏差模型至第i组高阶套刻偏差模型中的至少部分，对第i+1组进行套刻偏差补偿。7.如权利要求6所述的套刻偏差的补偿方法，其特征在于，获取所述第n批次的晶圆的方法还包括：当n大于1时，还根据历史处理得到的第1高阶套刻偏差模型至第n-1高阶套刻偏差模型中的至少部分，对第i+1组进行套刻偏差补偿。8.如权利要求6所述的套刻偏差的补偿方法，其特征在于，所述获取第i组高阶套刻偏差模型的方法包括：将所述第i组的2个以上第n套刻精度信息拟合，获取所述第i组高阶套刻偏差模型。9.如权利要求7所述的套刻偏差的补偿方法，其特征在于，还包括：获取第n+1批次的晶
圆，根据所述x个第一检测分布图对所述第n+1批次的晶圆进行所述第一迭代，获取第n+1高阶套刻偏差模型。10.如权利要求9所述的套刻偏差的补偿方法，其特征在于，所述第n+1批次的晶圆包括t组晶圆，所述t为大于或等于2的自然数，所述t组晶...
【专利技术属性】
技术研发人员：张海，杨晓松，吴怡旻，
申请(专利权)人：中芯南方集成电路制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。