本发明专利技术公开了一种基于先验信息的RTL逻辑划分方法。该方法包含步骤S1：导入多模互连FPGA平台的FPGA数量、资源情况；S2：导入用户设计及用户设计中各模块之间的先验信息；S3：依据先验信息，分析用户设计，得到用户设计的资源情况表和互连需求表；S4：依据资源情况表和互连需求表及多模互连FPGA平台资源情况对用户设计进行划分；S5：对用户设计划分进行验证，输出划分结果。该方法依据用户设计的先验信息，在划分时充分考虑用户设计的信号连接属性和FPGA之间的物理连接属性的匹配度，在RTL级对用户设计进行划分，使得对用户设计的划分结果更加匹配多模互连FPGA平台的特性，大大提高平台的仿真性能。平台的仿真性能。平台的仿真性能。
【技术实现步骤摘要】
一种基于先验信息的RTL级逻辑划分方法
[0001]本专利技术涉及FPGA设计领域，尤其涉及一种基于先验信息的RTL级逻辑划分方法。
技术介绍
[0002]当前电子技术飞速发展，程序设计规模越来越大，一颗处理器已经难以容下完整的用户设计。这种状况在FPGA原型验证过程中尤其明显。受限于逻辑资源的规模限制，用户在一颗FPGA中无法实现超大规模的复杂设计，严重制约了原型验证的工作。
[0003]当用户设计在一颗FPGA中放不下时，通常情况下，用户会手动切割设计，将功能分成几个模块，评估资源，放在多个FPGA中，同时根据FPGA之间的IO连线，设计通信协议，来实现整个系统的多FPGA协同工作。然而手动切割对工程师要求极高，要保证运行时多个FPGA的逻辑配合正确，功能正常，性能达标难度很大，小型工程勉强还可以，对大型工程几乎无法实现。因此，需要提供一种逻辑划分方法，降低对设计的划分难度，同时提高FPGA验证平台的仿真性能。
技术实现思路
[0004]本专利技术所要解决的技术问题是：克服现有技术存在的上述缺陷，提供一种基于先验信息的RTL级逻辑划分方法，提高仿真性能。
[0005]本专利技术的技术解决方案是：提供一种基于先验信息的RTL级逻辑划分方法，包含以下步骤：S1：导入多模互连FPGA平台的FPGA数量及资源情况；S2：导入用户设计及用户设计中各模块之间的先验信息；S3：依据先验信息，分析用户设计，得到用户设计的资源情况表和互连需求表，其中，用户设计的资源情况表包含用户设计中各模块的FPGA资源；S4：依据用户设计的资源情况表和互连需求表及多模互连FPGA平台的FPGA数量及资源情况对用户设计进行划分；S5：对用户设计划分进行验证，若满足约束则完成划分，输出划分结果，若不满足约束，则返回S4。
[0006]进一步的，所述多模互连FPGA平台的资源情况包含多模互连FPGA平台可容纳的内部资源，多模互连FPGA平台中FPGA之间的物理连接关系及物理连接属性，以及单个FPGA资源，单个FPGA资源包含LUT数量、寄存器数量、RAM数量、BRAM数量、DSP数量、普通IO数量、高速IO数量，其中，LUT为查找表，RAM为随机存储器，BRAM为块随机存储器，DSP为数字信号处理，IO为输入输出。
[0007]进一步的，所述FPGA之间的物理连接关系包含FPGA之间拓扑关系以及FPGA之间存在的交互互连模块，其中，FPGA之间拓扑关系包含环形、星型、总线型、胖树型。
[0008]进一步的，所述FPGA之间的物理连接属性包含基于TDM方式的连接、基于高速总线协议方式的连接，其中，TDM为时分复用技术。
[0009]进一步的，所述先验信息包含紧耦合信号、松耦合信号、信号翻转率、信号位宽、传输带宽、信号对传输延时敏感度。
[0010]进一步的，所述用户设计中各模块FPGA资源情况包含LUT数量、寄存器数量、RAM数量、BRAM数量、DSP数量、普通IO数量、高速IO数量，其中，LUT为查找表，RAM为随机存储器，BRAM为块随机存储器，DSP为数字信号处理，IO为输入输出。
[0011]进一步的，所述步骤S4包含以下具体步骤：S41：将用户设计中各模块的FPGA资源按照不高于多模互连FPGA平台中单个FPGA资源的可调门限值进行预划分，得到逻辑资源适中的第一阶段划分块，该单个FPGA资源的可调门限值依据多模互连FPGA平台资源情况动态配置；S42：依据第一阶段划分块各块之间的信号连接属性再次进行划分，首先依据信号连接属性中的紧耦合信号数量进行划分，将紧耦合信号较多的划分块聚合为紧耦合信号划分块内，其中，信号连接属性为紧耦合信号数量及松耦合信号数量；S43：评估紧耦合信号划分块的资源是否高于多模互连FPGA平台中单个FPGA资源的可调门限值，若是，则返回步骤S42，若否，执行步骤S44；S44：依据第一阶段划分块各块之间的信号连接属性再次进行划分，依据信号连接属性中的松耦合信号数量进行划分，将松耦合信号较多的划分块聚合为松耦合信号划分块内；S45：评估松耦合信号划分块的资源是否高于多模互连FPGA平台中单个FPGA资源的可调门限值，若是，则返回步骤S42，若否，执行步骤S46；S46：判断是否完成用户设计所有第一阶段划分块的划分，若是，则得到第二阶段划分块，该第二阶段划分块的资源情况不超过多模互连FPGA平台中单个FPGA资源的可调门限值，若否，则返回步骤S42，其中，第二阶段划分块包含紧耦合信号划分块和松耦合信号划分块，信号连接属性为紧耦合信号数量及松耦合信号数量；S47：将用户设计中的信号连接属性按照该第二阶段划分块映射到多模互连FPGA平台的各个FPGA之间的物理连接上。
[0012]进一步的，所述步骤S43,包含以下具体步骤：S471：将紧耦合信号划分块映射到多模互连FPGA平台中FPGA间基于TDM方式互连的物理资源上；S472：将松耦合信号划分块映射到多模互连FPGA平台中FPGA间基于报文交换方式互连的物理资源上。
[0013]进一步的，所述步骤S5包含以下具体步骤：S51：验证第二阶段划分块是否满足约束，若不满足，返回步骤S4，若满足，执行步骤S52；S52：评估用户设计划分模块后映射到多模互连FPGA平台的时序，验证仿真主频是否达到用户需求，若达到，则结束划分，若未达到，则返回步骤S4。
[0014]进一步的，所述约束包含：划分块资源小于多模互连FPGA平台中单个FPGA资源；划分块之间的紧耦合互连需求和松耦合互连需求小于多模互连FPGA平台中FPGA之间物理连接的互连需求。
[0015]本专利技术产生的有益效果是：本专利技术自主研发了一种基于先验信息的RTL级逻辑划分方法，通过在划分时充分考虑用户设计互连信号属性和多模互连FPGA平台物理互连属性的匹配度，采用两个阶段的划分，从而使得用户设计的划分结果更加匹配多模互连FPGA平台的互连属性，提高多模互连平台的仿真性能。
附图说明
[0016]图1为本专利技术提供的一种基于先验信息的RTL级逻辑划分方法流程图。
具体实施方式
[0017]为使本领域技术人员更加清楚和明确本专利技术的技术方案，下面结合实施例及附图对本专利技术作进一步详细的描述，需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互结合。
[0018]参见图1，图1为本实施例提供的一种基于先验信息的RTL级逻辑划分方法，包含以下步骤：S1：导入多模互连FPGA平台的FPGA数量、资源情况；其中，所述多模互连FPGA平台的资源情况包含多模互连FPGA平台可容纳的内部资源，多模互连FPGA平台中FPGA之间的物理连接关系、物理连接属性以及单个FPGA资源，单个FPGA资源包含的LUT数量、寄存器数量、RAM数量、BRAM数量、DSP数量、普通IO数量、高速IO数量，其中，LUT为查找表，RAM为随机存储器，BRAM为块随机存储器，DSP为数字信号处理，IO为输入输出；FPGA之间的物理连接关系包含FPGA之间的拓本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种基于先验信息的RTL级逻辑划分方法，其特征在于，包含以下步骤：S1：导入多模互连FPGA平台的FPGA数量及资源情况；S2：导入用户设计及用户设计中各模块之间的先验信息；S3：依据先验信息，分析用户设计，得到用户设计的资源情况表和互连需求表，其中，用户设计的资源情况表包含用户设计中各模块的FPAG资源；S4：依据用户设计的资源情况表和互连需求表及多模互连FPGA平台的FPGA数量及资源情况对用户设计进行划分；S5：对用户设计划分进行验证，若满足约束则完成划分，输出划分结果，若不满足约束，则返回S4。2.根据权利要求1所述的一种基于先验信息的RTL级逻辑划分方法，其特征在于，所述多模互连FPGA平台的资源情况包含多模互连FPGA平台可容纳的内部资源，多模互连FPGA平台中FPGA之间的物理连接关系及物理连接属性，以及单个FPGA资源，单个FPGA资源包含LUT数量、寄存器数量、RAM数量、BRAM数量、DSP数量、普通IO数量、高速IO数量，其中，LUT为查找表，RAM为随机存储器，BRAM为块随机存储器，DSP为数字信号处理，IO为输入输出。3.根据权利要求2所述的一种基于先验信息的RTL级逻辑划分方法，其特征在于，所述FPGA之间的物理连接关系包含FPGA之间拓扑关系以及FPGA之间存在的交互互连模块，其中，FPGA之间拓扑关系包含环形、星型、总线型、胖树型。4.根据权利要求3所述的一种基于先验信息的RTL级逻辑划分方法，其特征在于，所述FPGA之间的物理连接属性包含基于TDM方式的连接、基于高速总线协议方式的连接，其中，TDM为时分复用技术。5.根据权利要求4所述的一种基于先验信息的RTL级逻辑划分方法，其特征在于，所述先验信息包含紧耦合信号、松耦合信号、信号翻转率、信号位宽、传输带宽、信号对传输延时敏感度。6.根据权利要求5所述的一种基于先验信息的RTL级逻辑划分方法，其特征在于，所述用户设计中各模块的FPGA资源包含LUT数量、寄存器数量、RAM数量、BRAM数量、DSP数量、普通IO数量、高速IO数量，其中，LUT为查找表，RAM为随机存储器，BRAM为块随机存储器，DSP为数字信号处理，IO为输入输出。7.根据权利要求6所述的一种基于先验信息的RTL级逻辑划分方法，其特征在于，所述步骤S4包含以下具体步骤：S41：将用户设计中各模块的FPGA资源按照不高于多模互连FPGA平台中单个FPGA资源的可调门限值进行预划分，得...
【专利技术属性】
技术研发人员：黄子桓，李立，
申请(专利权)人：湖南泛联新安信息科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。