一种基于FPGA+DSP架构的双波段回波信号预处理方法技术

本发明专利技术提供了一种基于FPGA+DSP架构的双波段回波信号预处理方法，采用FPGA+DSP的硬件架构实现双波段信号预处理方法，实现分布式软件架构，解决双波端制导系统的实时性、高效性等问题；通过两种不同采样频率及采样带宽的ADC芯片，达到对两个波段的回波信号进行不混叠的并行采样；在FPGA中对两波段信号并行信号预处理，分别实现两波段的分布式并行处理，在DSP中实现两波段的并行控制与后续信号数据处理、双波段的数据融合处理，形成制导控制指令；基于FPGA+DSP的互联架构，将数据的传输划分为两大类型，一类基于Emif总线低速接口，用于传输指令信息/状态信息等；另一类基于SRIO总线高速接口，用于传输基带数据等大量、高速率数据。据。据。

【技术实现步骤摘要】
一种基于FPGA+DSP架构的双波段回波信号预处理方法


[0001]本申请涉及雷达回波信号处理
，具体涉及一种基于FPGA+DSP架构的双波段回波信号预处理方法。

技术介绍

[0002]结合高新一代防空导弹末制导反隐身、抗干扰综合能力需求，采用C+Ku双波段共口径复合雷达制导体制，实现双波段优势互补。采用双差波束、双频信息融合、欺骗脉冲等措施抗拖曳诱饵干扰弹上干扰源能够辐射带外欺骗信号。
[0003]双波段制导系统可工作于“C波段单模工作”、“Ku波段单模工作”和“C波段和Ku波段复合工作”，制导系统接收主控系统的预装信息及逻辑信号控制，完成电子干扰环境下末制导段适时截获预定目标回波并进行抗干扰处理跟踪，得到目标的距离、速度、角度以及制导系统状态信息，形成制导指令，进行制导系统的雷达探测与末端制导。
[0004]在双波段雷达系统中，数字信号处理机接收两个波段的回波信号，并进行实时处理，同时对雷达其他分系统能够实时有效的控制。因此双波段数字信号处理机其功能及性能指标能够直接影响到整个雷达制导系统性能的恶劣。FPGA具有强大的并行数据处理和可编程能力，可以运用在需要高度并行处理、控制结构简单的应用场合。FPGA由于其数据处理能力非常强大、实时性能非常高，可作为协处理器对输入数据进行预处理。DSP处理器具有强大的计算能力，软件编程也非常方便，可以运用在算法结构比较复杂但是并行性不是很高的应用场合。但是DSP处理器的性能与处理器的时钟密切相关，所以其实时性能不高。由于雷达系统对信号处理的实时性要求很高，所以可以按照算法的复杂度将算法分成多个部分，再结合FPGA和DSP各自的特点，综合使用FPGA和DSP，按照算法实现的特点和难易度将算法各个部分使用不同的硬件结构加以实现，实现互补。底层算法部分的特点是待处理的数据量很大，从实时性角度考虑又需要快速进行处理，好在通常底层算法的控制结构较为简单，可以使用FPGA芯片实现。高层算法部分的特点是待处理的数据量较少，但是算法的结构通常非常复杂，这很适合编程简单、灵活的高性能DSP处理器来实现。
[0005]申请内容
[0006]本申请的目的在于提供一种基于FPGA+DSP架构的双波段回波信号预处理方法，采用FPGA+DSP架构可以充分利用不同硬件的特点，灵活高效，功能可重构性强，系统规模伸缩性好，有利于加快系统研发速度，能够有效的满足两种不同波段的信号并行采样、回波信号预处理以及对分系统的并行/分时控制，高效实现双波段雷达制导系统探测与制导功能。
[0007]为了达到上述目的，本申请通过以下技术方案实现：
[0008]一种基于FPGA+DSP架构的双波段回波信号预处理方法，包含：
[0009]S1、中频参数的设计：前端16路多通道采样划分为4路低速ADC采样，采样率为中低频的带通采样；4路高速采样，采样率为中高频的带通采样；
[0010]S2、采用4片DSP来完成双波段的分系统控制指令的产生、双波段数据并行处理、双波段的信息融合；
[0011]S3、采用两片FPGA来完成双波段预处理与对双波段分系统控制功能；
[0012]S4、主控DSP1与两片FPGA采用Emif总线进行互联，由主控DSP1给FPGA1装订双波段信号预处理参数、双波段数据传输通信参数、双波段工作模式参数、双波段幅相校正系数、双波段波束合成加权系数等；由主控DSP1给FPGA2装订对双波段天控组合控制的协议数据、双波段频综接收控制的协议数据；
[0013]S5、DSP2与FPGA1采用SRIO高速通信互联方式，接收FPGA1的C波形信号预处理后的基带数据，并做后续数据重排、相参积累、CFAR检测、信息提取等运算，获取C波段回波目标信息；DSP3与FPGA1采用SRIO高速通信互联方式，接收FPGA1的Ka波形信号预处理后的基带数据，并做后续数据重排、相参积累、CFAR检测、信息提取等运算，获取Ka波段回波目标信息；DSP2和DSP3处理完成的两波段目标信息分别通过SRIO传输给DSP4，做最后的航迹处理及信息融合处理，再反馈至主控DSP1，形成最终的制导控制指令。
[0014]可选地，在步骤S1中，两组采样分开独立完成C波段信号采样与Ku波形的信号采样，两个频段中频相差一定值，使得C波段中频回波的3倍频的信号不会落入Ku波段的中频回波，保证互不混叠与干扰。
[0015]可选地，在步骤S2中，DSP1用于完成系统主控功能，DSP2用于完成C波段信号处理与数据功能，DSP3用于完成Ku波段信号处理与数据功能，DSP4用于完成双波段数据数据融合功能。
[0016]可选地，在步骤S3中，FPGA1用于完成多通道ADC采样功能、AGC控制功能、多通道数字混频、多相滤波抽取、时域脉冲压缩、幅相校正补偿、多波束数字合成等功能；FPGA2用于完成对双波段天控组合、双波段频综接收的422通信控制、TTL脉冲时序控制。
[0017]本申请与现有技术相比具有以下优点：
[0018]1)本专利技术采用了2块FPGA，实现对C+Ku双波段中频回波接收分布式布局，采用8个中频接收通道，划分成2组波段，对2组波段并行采样、信号处理与数据处理，高性能实现双波段雷达系统的数据与信息处理、制导控制；同时适应其他如X+Ka模式的数字信号处理，具备一定的可适配性、通用性。
[0019]2)本专利技术针对两组波段，设计不同的中频回波参数，使得C波段的高阶谐波不会落入Ka波段信号带内，保证互不混叠与干扰；
[0020]3)本专利技术采用1块DSP1作为主控系统，通过Emif总线分别对两块FPGA下发信号处理处理参数，使得两块FPGA并行信号处理，并将处理结果并行发送至DSP2与DSP3；采用1块DSP4对两波段的信息做融合处理，将处理结果反馈至主动DSP1，用于目标识别、制导控制与抗干扰等。
[0021]4)本专利技术针对FPGA与DSP的互联架构，将数据的传输划分为两大类型，一类基于Emif总线低速接口，用于传输指令信息/状态信息等；另一类基于SRIO总线高速接口，用于传输基带数据等大量、高速率数据。
附图说明
[0022]为了更清楚地说明本申请专利实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请专利的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得
其他的附图。
[0023]图1为本申请实施例中双波段回波处理平台组成框图。
具体实施方式
[0024]为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地描述，所描述的实施例不应视为对本申请的限制，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0025]在以下的描述中，涉及到“一些实施例”、“一个或多个实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”、“一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA+DSP架构的双波段回波信号预处理方法，其特征在于，包含：S1、中频参数的设计：前端16路多通道采样划分为4路低速ADC采样，采样率为中低频的带通采样；4路高速采样，采样率为中高频的带通采样；S2、采用4片DSP来完成双波段的分系统控制指令的产生、双波段数据并行处理、双波段的信息融合；S3、采用两片FPGA来完成双波段预处理与对双波段分系统控制功能；S4、主控DSP1与两片FPGA采用Emif总线进行互联，由主控DSP1给FPGA1装订双波段信号预处理参数、双波段数据传输通信参数、双波段工作模式参数、双波段幅相校正系数、双波段波束合成加权系数等；由主控DSP1给FPGA2装订对双波段天控组合控制的协议数据、双波段频综接收控制的协议数据；S5、DSP2与FPGA1采用SRIO高速通信互联方式，接收FPGA1的C波形信号预处理后的基带数据，并做后续数据重排、相参积累、CFAR检测、信息提取等运算，获取C波段回波目标信息；DSP3与FPGA1采用SRIO高速通信互联方式，接收FPGA1的Ka波形信号预处理后的基带数据，并做后续数据重排、相参积累、CFAR检测、信息提取等运算，获取Ka波段回...

【专利技术属性】
技术研发人员：马婷婷，王飞，周焯，朱剑，胡贤洪，徐启威，杨娜，刘爱华，
申请(专利权)人：上海无线电设备研究所，
类型：发明
国别省市：