一种众核计算电路和堆叠芯片制造技术

本实用新型专利技术涉及众核芯片技术领域，具体涉及一种众核计算电路和堆叠芯片。该众核计算电路包括：运算单元模组，包括至少一个实例运算单元和至少一个备份运算单元；存储单元模组，包括至少一个实例存储单元和至少一个备份存储单元；片上总线模组，包括至少一组数据通道；其中，每组数据通道均包括对应设置的实例通道和备份通道；运算单元模组中的每个运算单元均通过片上总线模组中对应的数据通道分别连接存储单元模组中的每个存储单元。本实用新型专利技术能够独立实现运算单元、存储单元和数据通道的失效修复，提高了运算单元与存储单元之间的读写访问的可靠性，从而提高了众核芯片结构的出片良率。良率。良率。

【技术实现步骤摘要】
一种众核计算电路和堆叠芯片


[0001]本技术涉及众核芯片
，具体涉及一种众核计算电路和堆叠芯片。

技术介绍

[0002]众核芯片结构一般包括多个PE(process engine，处理引擎/运算单元)，每个PE通过NOC(network on chip，片上总线)访问不同的存储单元，完成运算。因此，众核芯片结构中PE和存储单元之间的读写访问可靠性能够影响众核芯片结构的出片良率。
[0003]现有技术采用ECC(Error Correcting Code，纠错码)技术，使PE和存储单元之间在进行读写时，能够容忍少量bit错误，提高了PE与存储单元之间读写通讯的可靠性，从而提高众核芯片结构的出片良率。
[0004]但是，随着众核芯片结构中芯片面积的增大，现有技术并不能有效提高众核芯片结构中PE和存储单元之间的整体的读写访问，造成众核芯片结构的出片良率过低。
[0005]因此，如何提高众核芯片结构的出片良率，是目前亟需解决的技术问题。

技术实现思路

[0006]本技术的目的是提供一种众核计算电路和堆叠芯片，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有容错功能的众核计算电路，其特征在于，包括：运算单元模组，包括至少一个实例运算单元和至少一个备份运算单元；存储单元模组，包括至少一个实例存储单元和至少一个备份存储单元；片上总线模组，包括至少一组数据通道；其中，每组数据通道均包括对应设置的实例通道和备份通道；所述运算单元模组中的每个运算单元均通过所述片上总线模组中对应的数据通道分别连接所述存储单元模组中的每个存储单元；其中，所述每个运算单元包括所述至少一个实例运算单元和所述至少一个备份运算单元；所述每个存储单元包括所述至少一个实例存储单元和所述至少一个备份存储单元。2.根据权利要求1所述的众核计算电路，其特征在于，所述数据通道，包括：第一选择器和第二选择器；所述第一选择器的第一输出端连接所述第二选择器的第一输入端，以构建所述实例通道；所述第一选择器的第二输出端连接所述第二选择器的第二输入端，以构建所述备份通道。3.根据权利要求1所述的众核计算电路，其特征在于，所述运算单元，包括：状态寄存器，用于存储表征所述运算单元是否处于正常状态的信息；使能寄存器，用于存储表征所...

【专利技术属性】
技术研发人员：左丰国，刘琦，王玉冰，
申请(专利权)人：西安紫光国芯半导体有限公司，
类型：新型
国别省市：