一种1553B总线控制器协议处理IP核制造技术

本发明专利技术公开了一种1553B总线控制器协议处理IP核，设置在CPU和1553B总线之间，该IP核包括AXI从设备接口、寄存器、共享RAM、指令控制逻辑单元、RAM管理单元、BC协议处理器、编码器、解码器和1553B收发器；AXI从设备接口用于实现CPU对寄存器和共享RAM进行初始化读写操作；寄存器用于通过CPU写入信息，配置本IP核实现1553B总线数据通信功能；还用于通过BC协议处理器写入信息，记录本IP核的工作状态；共享RAM用于存储BC指令列表、BC消息块的说明和各种数据；指令控制逻辑单元用于对CPU的消息进行消息序列控制；还用于基于BC指令列表对BC协议处理器处理的消息进行调度；BC协议处理器，用于对接收到的消息进行解析和处理，并将处理后的数据字发送至编码器。数据字发送至编码器。数据字发送至编码器。

【技术实现步骤摘要】
一种1553B总线控制器协议处理IP核


[0001]本专利技术涉及数据通信领域，具体涉及一种1553B总线控制器协议处理IP核。

技术介绍

[0002]1553B总线是一种时分制命令/响应型多路传输的半双工数据总线，总线结构包括：互为冗余备份的A/B总线，其上挂接有三种终端类型：总线控制器(BC)、远置终端(RT)和总线监视器(BM)。总线控制器对总线上所有信息传输事务起到初始控制的作用，远程终端完成BC与RT间的信息传输，总线监视器不参与通信，完成对1553B总线上消息传输过程的监听功能。总线上最多可以有1个总线控制器，31个远程终端，总线监视器可选。
[0003]目前国内对总线控制器内部协议处理逻辑相对落后，协议处理不够灵活，CPU参与度较高，需要在软件上不断配置消息，CPU的不断参与才可实现对消息流的调度管理。

技术实现思路

[0004]本专利技术要解决的技术问题是现有技术中协议处理灵活度低，CPU参与度高的问题，由此提供一种灵活性强的1553B总线控制器IP核。
[0005]为实现上述目的，本专利技术提供了一种1553B总线控制器协议处理IP核，设置在CPU和1553B总线之间，该IP核包括AXI从设备接口、寄存器、共享RAM、指令控制逻辑单元、RAM管理单元、BC协议处理器、编码器、解码器和1553B收发器；
[0006]所述AXI从设备接口，用于将本IP核连接到AMBAAXI总线上，使本IP核作为AXI总线的外设进行工作；还用于实现CPU对寄存器和共享RAM进行初始化读写操作；
[0007]所述寄存器，用于通过CPU写入信息，配置本IP核实现1553B总线数据通信功能；还用于通过BC协议处理器写入信息，记录本IP核的工作状态；
[0008]所述共享RAM，用于存储BC指令列表、BC消息块的说明和各种数据；
[0009]所述指令控制逻辑单元，用于对CPU的消息进行消息序列控制；还用于基于BC指令列表对BC协议处理器处理的消息进行调度；
[0010]所述RAM管理单元，用于管理共享RAM，为指令控制逻辑单元和BC协议处理器分配共享RAM；
[0011]所述BC协议处理器，用于对接收到的消息进行解析和处理，并将处理后的数据字发送至编码器；
[0012]所述解码器，用于对1553B收发器发送的数据进行解码，发送至BC协议处理器；
[0013]所述编码器，用于对BC协议处理器发送的数据进行编码，发送至1553B收发器；
[0014]所述1553B收发器，用于接收1553B总线上传输的数据字、状态字，转发至解码器，还用于接收解码器输出的数据，转发至1553B总线上。
[0015]作为上述系统的一种改进，所述共享RAM包括BC指令列表区、BC消息块说明区和数据区；其中，BC指令列表区用于存储排列好的多个指令，每个指令由两个字组成：一个指令码和一个参数字；一个指令码包括：操作码和执行条件码；所述BC消息块说明区中存储每条
BC消息块的说明；BC消息的排序使用了指令码列表，控制BC消息排序的BC指令列表起始地址从固定位置开始；所述数据区包括待发送数据字与待接收数据字，发送数据区和接收数据区的大小通过配置寄存器进行配置。
[0016]作为上述系统的一种改进，参数字与其指令码匹配，参数字包括：时间值，设置或清除标志位的参数值，指令列表的某地址指针值和消息块起始地址的存储器指针值。
[0017]作为上述系统的一种改进，每个指令码为16位：最高位为奇偶校验位、5位的操作码字段、5位为验证字段和5位条件码字段。
[0018]作为上述系统的一种改进，所述指令控制逻辑单元在处理CPU消息时，从BC指令列表中获取并执行指令码，指针地址指向消息块中的第一个字，即BC控制字；当消息块执行时，将要发送或接收的数据单独开辟共享RAM空间进行存放，执行完成后，根据消息的完成标志更新BC指令列表地址指针。
[0019]作为上述系统的一种改进，当指令控制逻辑单元获取一个或多个错误条件的指令码时，则IP核立即停止执行；错误条件的指令码包括：bit15偶数奇偶性、bit14-10包含未定义的操作码和验证字段位9-5不等于01010。
[0020]作为上述系统的一种改进，所述BC协议处理器接收到的消息包括：BC到RT的发送消息、RT到BC的发送消息、RT到RT的发送消息和广播消息。
[0021]作为上述系统的一种改进，所述编码器对待发送数据进行曼彻斯特编码，把单极性码转换成为1553B总线上传输的曼彻斯特Ⅱ型码；所述解码器对待发送数据进行曼彻斯特解码，将1553B总线传输的曼彻斯特Ⅱ型码转换为单极性码。
[0022]本方面的优势在于：
[0023]1、本专利技术采用曼彻斯特Ⅱ型双相编码方案，提高传输系统的可靠性；
[0024]2、本专利技术提出的消息序列控制方案采用操作码的方式编排消息序列，将原来在软件中实现消息调度、安排消息的功能在硬件中实现，使总线控制器可以自发安排消息流，处理消息更加灵活智能；大大减少了CPU的处理工作负载；
[0025]3、本专利技术的IP核的可移植性强，可移植到FPGA、ASIC、SOC芯片中。
附图说明
[0026]图1为本专利技术的1553B总线控制器协议处理IP核的结构框图；
[0027]图2为本专利技术的共享RAM的示意图；
[0028]图3为本专利技术的BC指令列表的示意图。
具体实施方式
[0029]下面结合附图对本专利技术的技术方案进行详细说明。
[0030]如图1所示，一种1553B总线控制器协议处理IP核，设置在CPU和1553B总线之间，包括AXI从设备接口、寄存器、共享RAM、指令控制逻辑单元、RAM管理单元、BC协议处理器、编码器、解码器和1553B收发器；
[0031]AXI从设备接口通过AXI连接CPU，并分别连接共享RAM和寄存器；AXI从设备接口，用于将本IP核连接到AMBAAXI总线上，使本IP核作为AXI总线的外设进行工作；还用于实现CPU对寄存器和共享RAM进行初始化读写操作；
[0032]寄存器，用于通过CPU写入信息，配置本IP核实现1553B总线数据通信功能；还用于通过BC协议处理器写入信息，记录本IP核的工作状态；
[0033]共享RAM包括BC指令列表区、消息块说明区和数据区；其中，BC指令列表区用于存储排列好的多个指令，每个指令由两个字组成：一个指令码和一个参数字；参数字与其指令码匹配，可以是以下四种参数：(1)时间值，(2)设置或清除标志位的参数值，(3)指令列表的某地址指针值，(4)消息块起始地址的存储器指针值；一个指令码包括：操作码加上执行条件码；所述消息块说明区中存储每条BC消息块的说明；BC消息的排序使用了指令码列表，控制BC消息排序的BC指令列表起始地址从固定位置开始；所述数据区包括待发送数据字与待接收数据字，发送数据区和接收数据区的大小通过配置寄存器进行配置。...

【技术保护点】

【技术特征摘要】
1.一种1553B总线控制器协议处理IP核，设置在CPU和1553B总线之间，其特征在于，该IP核包括AXI从设备接口、寄存器、共享RAM、指令控制逻辑单元、RAM管理单元、BC协议处理器、编码器、解码器和1553B收发器；所述AXI从设备接口，用于将本IP核连接到AMBAAXI总线上，使本IP核作为AXI总线的外设进行工作；还用于实现CPU对寄存器和共享RAM进行初始化读写操作；所述寄存器，用于通过CPU写入信息，配置本IP核实现1553B总线数据通信功能；还用于通过BC协议处理器写入信息，记录本IP核的工作状态；所述共享RAM，用于存储BC指令列表、BC消息块的说明和各种数据；所述指令控制逻辑单元，用于对CPU的消息进行消息序列控制；还用于基于BC指令列表对BC协议处理器处理的消息进行调度；所述RAM管理单元，用于管理共享RAM，为指令控制逻辑单元和BC协议处理器分配共享RAM；所述BC协议处理器，用于对接收到的消息进行解析和处理，并将处理后的数据字发送至编码器；所述解码器，用于对1553B收发器发送的数据进行解码，发送至BC协议处理器；所述编码器，用于对BC协议处理器发送的数据进行编码，发送至1553B收发器；所述1553B收发器，用于接收1553B总线上传输的数据字、状态字，转发至解码器，还用于接收解码器输出的数据，转发至1553B总线上。2.根据权利要求1所述的1553B总线控制器协议处理IP核，其特征在于，所述共享RAM包括BC指令列表区、BC消息块说明区和数据区；其中，BC指令列表区用于存储排列好的多个指令，每个指令由两个字组成：一个指令码和一个参数字；一个指令码包括：操作码和执行条件码；所述BC消息块说明区中存储每条BC消息块的说明；BC消息的排序使用了指令码列表，控制BC消息排序的BC...

【专利技术属性】
技术研发人员：臧文博，周盛雨，
申请(专利权)人：中国科学院国家空间科学中心，
类型：发明
国别省市：