【技术实现步骤摘要】
半导体结构及其形成方法
[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
[0002]在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。特别是特征尺寸向微米、纳米方向快速发展，其图案线宽也将越来越细，这对半导体工艺提出了更高的要求。
[0003]在集成电路的后续工艺中，通常以光刻技术(Lithograph)实现集成电路图案的转移。然而，集成电路的图案线宽越细，对光刻技术的工艺要求越高。在现有的光刻技术无法满足相应的工艺要求时，容易产生一系列的问题，造成现有的半导体工艺形成的器件性能不佳。
技术实现思路
[0004]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的性能。
[0005]为解决上述问题，本专利技术实施例提供一种半导体结构的形成方法，包括：
[0006]提供基底，所述基底包括衬底、位于所述衬底上的多个栅极结构、位于所述栅极结构之间的掺杂结构，以及保形覆盖在所述栅极结构之间的掺杂结构...
【技术保护点】
【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括衬底、位于所述衬底上的多个栅极结构、位于所述栅极结构之间的掺杂结构，以及保形覆盖在所述栅极结构之间的掺杂结构顶部和所述栅极结构的侧壁上的第一停止层；去除部分厚度的栅极结构，形成第一凹槽，其中，所述第一凹槽的侧面暴露所述第一停止层；在所述第一凹槽内形成第二停止层；在所述栅极结构之间形成导电插塞，所述导电插塞电连接所述掺杂结构。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅极结构包括导电栅极和位于所述导电栅极两侧的侧墙，所述形成第一凹槽的步骤，包括：去除所述栅极结构顶部的部分厚度的导电栅极，形成第一初始凹槽；去除所述第一初始凹槽侧壁的侧墙，形成第一凹槽。3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述去除所述第一初始凹槽侧壁的侧墙结构的步骤中，还去除部分与所述侧墙相接的部分第一停止层。4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述栅极结构之间还形成有与所述栅极结构顶面齐平的第一层间介质层。5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述在所述第一凹槽内形成第二停止层，包括：形成覆盖所述第一凹槽和所述第一层间介质层的第二停止材料层；平坦化所述第二停止材料层，直至露出所述第一层间介质层，以剩余在所述第一凹槽内的第二停止材料层作为所述第二停止层。6.如权利要求4所述的半导体结构的形成方法，其特征在于，所述在所述栅极结构之间形成导电插塞，包括：形成覆盖所述第二停止层和所述第一层间介质层的第二层间介质层；形成贯穿所述第一层间介质层和所述第二层间介质层的第一通孔，所述第一通孔至少暴露部分掺杂结构；在所述第一通孔内形成与所述掺杂结构电连接的导电插塞。7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述形成贯穿所述第一层间介质层和所述第二层间介质层的第一通孔，包括：在所述第二层间介质层上形成图形化的第一掩膜层；以所述第一掩膜层为掩膜，刻蚀所述第二层间介质层和所述第一层间介质层，形成第一初始通孔，所述第一初始通孔暴露部分所述掺杂结构顶部的第一停止层；刻蚀去除所述第一初始通孔暴露的第一停止层，形成第一通孔。8.如权利要求4所述的半导体结构的形成方法，其特征在于，所述在所述栅极结构之间形成导电插塞，包括：去除所述掺杂结构顶部的第一层间介质层和第一停止层，暴露所述掺杂结构；在所述栅极结构之间形成与所述掺杂结构电连接的第一导电插塞，所述第一导电插塞与所述第二停止层的顶部齐平；形成覆盖所述第一导电插塞和所述第二停止层的第三层间介质层；
形成贯穿所述第三层间介质层的第二通孔，所述第二通孔暴露至少部分第一导电插塞；在所述第二通孔内形成与所述第一导电插塞电连接的第二导电插塞，以所述第一导电插塞和所述第二导电插塞作为所述导电插塞。9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述在所述栅极结...
【专利技术属性】
技术研发人员：陈卓凡，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。