图像传感器以及图像传感器模块制造技术

提供一种避免画质和读取速度的劣化，可以实现小型化、消耗电力降低化、高速化的图像传感器。其由像素单元（１４）、和由ＭＯＳ晶体管等构成的外围电路（１２）以及输入输出电路（１３）构成，该像素单元（１４）由连接在电源上的光电二极管（３１）以及复位晶体管（３２）、和检测光电二极管（３１）的信号电压的检测晶体管（３３）、以及选择检测晶体管（３３）并读取信号电压的选择晶体管（３４）构成。复位晶体管（３２）以及检测晶体管（３３）的栅极绝缘膜（６０Ａ）比选择晶体管（３４）的栅极绝缘膜（６０Ｂ）形成得厚些。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体装置及其制造方法，尤其涉及可实现小型化和高性能化的CMOS图像传感器。作为固体摄像元件，使用的是CCD图像传感器以及CMOS图像传感器。CCD图像传感器具有高感光度·高画质的特点。另一方面，CMOS图像传感器具有可以用一个电源驱动，且消耗电力为CCD图像传感器的1/10的特点。近年来，呈现出将CMOS图像传感器的这种特点应用在手机、携带终端上的趋势。
技术介绍
CMOS图像传感器具有如下优越的特点，其可以与摄像单元和信号处理电路形成在同一个半导体基板上，且能够用与系统LSI等的半导体集成电路相同的制造工序进行制造。图1是表示CMOS图像传感器的结构的方块图。参照图1，CMOS图像传感器200由光接收单元201、控制光接收单元201的驱动电路202、读取光接收单元201接收的光的光量并转换成数字数据的读取电路203等构成。光接收单元201，由大量的像素单元构成，如CIF(CommonIntermediate Format，352像素×288像素)和VGA(Video Graphics Array，640像素×480像素)等那样，与电视电话和PC的图像吻合地，像素单元配置成矩阵状。光接收单元201上成像的图像分解成各个像素单元，转换成与光量相应的电压。图2是表示像素单元的等级电路的图。参照图2，像素单元由用光电转换生成并积蓄与接收光的光量成比例的信号电荷的光电二极管211，以及用于将光电二极管211上积蓄的信号电荷作为电压反复读取的3个n沟道MOS晶体管212～214构成。下面，对像素单元的具体动作进行说明。首先，当复位信号输入到复位晶体管212时，复位晶体管212处于导通，光电二极管211的阴极的电压设置到复位电压(＝电源电压VM)。然后接收一定时间的光时，由光电效果产生与光量成比例的电子，积蓄在阴极上，降低阴极的电压。当由选择信号而使选择晶体管214导通时，光电二极管211的阴极的电压通过检测晶体管213的栅极，从选择晶体管214到图1所示的读取电路203并读取。如果该光电效果导致的产生电子数相同，则光电二极管211的接合电容和检测晶体管213的栅极电容的和越小，光电二极管211的阴极的电压变化量越大。因此光电二极管211的接合电容以及检测晶体管213的栅极电容越小，对光量的感光度就越高。另一方面，要求CMOS图像传感器的高像素数化，即提高画质以及小型化等。为了满足这些要求，由于需要使得像素单元和驱动电路等的小型化，可以考虑按照比例规则使用更加精密规则的处理方法。这样的方法中，需要缩小CMOS晶体管的栅极长度且栅极绝缘膜的薄膜化。比如，在栅极长度为0.35μm的处理方法中需要栅极绝缘膜的膜厚为7～8nm，0.25μm的处理方法中为需要大约5nm，0.18μm的处理方法中为需要大约3nm的厚度的栅极绝缘膜。然而，使用更加精细的处理方法时会产生种种问题。下面对这些问题进行详细叙述。首先，当对栅极绝缘膜薄膜化时，一般增大了栅极漏电流。由于如图2所示的检测晶体管213的栅电极与光电二极管211的阴极连接，所以当检测晶体管213的栅极漏电流增大时破坏了在阴极中积蓄的信号电荷。尤其，在0.25μm或其以下的处理方法中，栅极绝缘膜的厚度变为5nm～2.5nm，栅极漏电流增大。相对于由光电转换产生的真的信号，由栅极漏电流导致的伪信号增加，造成S/N比降低的问题。尤其在暗处进行摄像的场合中，由于真信号比较微小，在暗的图像中，由栅极漏电流导致的伪信号以白点的形式显现出来，而成为造成画质的显著下降的原因。此外，当对栅极绝缘膜进行薄膜化时，检测晶体管213的栅极电容增加。检测晶体管213，由于与光电二极管211的阴极连接，光电二极管211的接合电容与检测晶体管213的栅极电容的和增加，如上所述，产生相对于由光电效果产生的信号电荷的电压变化量减小，相对于光量的感光程度降低的问题。此外，用于将光电二极管211的阴极设定为复位电压的复位信号的电平越高越好。这是为了对由复位晶体管212的特性的个体差异引起的复位电压的偏差进行抑制。可是，复位信号的电平越高，复位晶体管212的栅极漏电流越增加。尤其是在栅极绝缘膜的膜厚在5nm或其以下的情况下，会产生栅极漏电流增大而栅极绝缘膜的可靠性降低的问题。此外，在精细规则的处理方法中，为了抑制热载流子的产生和短沟道效应，一般进行通过在n沟道MOS晶体管的LDD(Lightly Doped Drain)和源极/漏极区域以高浓度形成浅的As粒子的方式。而且，由于将基板的杂质浓度也设定成高浓度，在源极/漏极区域和基板的接合部上形成的耗尽层的接合电容增加。由此，产生对该接合部进行充电放电的信号电压的读取动作速度降低的问题。尤其是栅极长度在0.25μm～0.18μm规则的处理方法中，在LDD和源极/漏极区域的下部上，多形成从源极/漏极区域的耗尽层的延展部分减小的袋区域。袋区域由于以与基板相同极性形成在高浓度的杂质区域中，使在源极/漏极区域和袋区域的接合部上形成的耗尽层上进一步增加接合电容，并产生信号电压的读取动作速度进一步降低的问题。
技术实现思路
因此，由于本专利技术着眼于上述问题而成，本专利技术的总的目的在于，提供一种避免画质和读取速度的劣化，可以实现小型化、消耗电力降低化、高速化的图像传感器以及图像传感器模块。根据本专利技术的一个观点，提供一种图像传感器，其包含在第1电源和第2电源之间串联连接的复位晶体管和光电二极管；与前述第1电源连接，并检测前述光电二极管的信号的检测晶体管；选择前述检测晶体管的选择晶体管，其中，前述检测晶体管的栅极绝缘膜比前述选择晶体管的栅极绝缘膜厚。根据本专利技术，检测晶体管的栅极绝缘膜比选择晶体管的栅极绝缘膜形成得厚些。因此，能够抑制栅极漏电流，在高精度地保持光电二极管上积蓄的信号电荷，同时能够抑制噪音。此外，由于选择晶体管的栅极绝缘膜形成得薄些，因此能够根据比例规则使晶体管微小化和高速化。其结果，可以实现像素单元的集成化和高画质化、高速化、低消耗电力化。还可以将前述复位晶体管的栅极绝缘膜构成为比前述选择晶体管的栅极绝缘膜厚。可以避免增加栅极漏电流，实现将复位信号的电压设定得高些，其结果，能够抑制复位电压的偏差，此外，能够防止阈值的变动，确保栅极绝缘膜的可靠性。根据本专利技术的其它的观点，提供一种图像传感器，其包含在第1电源和第2电源之间串联连接的复位晶体管和光电二极管；与前述第1电源连接，并检测前述光电二极管的信号的检测晶体管；选择前述检测晶体管的选择晶体管；构成外围电路的晶体管，其中，前述检测晶体管的栅极绝缘膜比构成前述外围电路的晶体管的栅极绝缘膜厚。根据本专利技术，在实现上述检测晶体管的作用、效果的同时，由于将外围电路的晶体管的栅极绝缘膜形成得薄些，能够使外围电路的晶体管微小化和高速化，可以实现外围电路的高集成化和高速化。附图说明图1是表示CMOS的图像传感器的结构的方块图。图2是表示像素单元的等价电路的图。图3是表示本专利技术的实施方式的CMOS图像传感器的简要结构的图。图4是表示1个像素单元14的等价电路的图。图5是表示1个像素单元14的布线的图。图6是表示第1实施例的CMOS图像传感器的剖视图。图7A～7K是表示第1实施例的CMOS图像传感器的制造工序的图。图8是本文档来自技高网...

【技术保护点】
一种图像传感器，其包含：在第１电源和第２电源之间串联连接的复位晶体管和光电二极管；与前述第１电源连接，并检测前述光电二极管的信号的检测晶体管；选择前述检测晶体管的选择晶体管，其特征在于：前述检测晶体管的栅极绝 缘膜比前述选择晶体管的栅极绝缘膜厚。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：大川成实，
申请(专利权)人：富士通微电子株式会社，
类型：发明
国别省市：JP[日本]