一种跳合闸回路采集器制造技术

本发明专利技术公开了一种跳合闸回路采集器，包括FPGA以及分别与FPGA连接的以太网电路、开关量输入电路、RS485通信电路、AD采样电路、光串口接收和发送电路及UART串口电路，还包括若干路差分放大电路、系统电源电路及设置于跳合闸回路上的若干个电流传感器，系统电源电路为采集器供电，每个电流传感器分别连接一路差分运放电路，每路差分放大电路均与AD采样电路连接，本发明专利技术的优点在于：信号传输方式多，功能齐全，满足变电站所有场合使用，适用于变电站二次回路中跳合闸回路信号采集。路中跳合闸回路信号采集。路中跳合闸回路信号采集。

【技术实现步骤摘要】
一种跳合闸回路采集器


[0001]本专利技术涉及信号采集领域，更具体涉及一种跳合闸回路采集器。

技术介绍

[0002]跳合闸回路信号采集是在传统断路器跳合闸回路监测方法的基础上，实时监测跳合闸线圈回路电流值的变化情况，分析断路器跳合闸回路的运行状态，消除二次设备因电缆问题存在的安全隐患，减少电网跳闸几率，提高二次设备运行管控能力，实现跳合闸回路的全工况监视和保护，能广泛服务于各类变电站高压断路器跳合闸场景需求。但是目前市场上缺乏跳合闸回路采集器，中国专利授权公告号CN201527441U，公开一种断路器控制回路跳合闸信号检测装置，涉及一种涉及电力系统中检测断路器控制回路跳合闸信号的装置，特别是断路器控制回路跳合闸信号检测装置。技术方案是：包含信号采集器(1)、霍尔运算器(2)、精密检波器(3)、单片机控制器(4)、数据存储电路(5)及数据传输电路(6)，信号采集器的输出连接霍尔运算器，霍尔运算器的输出连接精密检波器，精密检波器的输出连接单片机控制器，数据存储电路及数据传输电路也分别连接单片机控制器。该技术的有益效果是：利用高性能微处理器，以及采用霍尔直流采集技术，可靠地记录控制回路向断路器发出的动作命令，为电力系统事故分析提供了新的判断数据；系统结构紧凑，整体性能好，可靠性高。但是该信号检测装置的结构简单，电路功能不完善，不适用于变电站二次回路中跳合闸回路信号采集。

技术实现思路

[0003]本专利技术所要解决的技术问题在于现有技术跳合闸信号检测装置结构简单，电路功能不完善，不适用于变电站二次回路中跳合闸回路信号采集。
[0004]本专利技术通过以下技术手段实现解决上述技术问题的：一种跳合闸回路采集器，包括FPGA以及分别与FPGA连接的以太网电路、开关量输入电路、RS485通信电路、AD采样电路、光串口接收和发送电路及UART串口电路，还包括若干路差分放大电路、系统电源电路及设置于跳合闸回路上的若干个电流传感器，系统电源电路为采集器供电，每个电流传感器分别连接一路差分运放电路，每路差分放大电路均与AD采样电路连接。
[0005]本专利技术提供一种跳合闸回路采集器，每个电流传感器的信号通过差分放大电路放大以后经AD采样电路进行模数转换以后送入FPGA，经过以太网电路、RS485通信电路、光串口接收和发送电路或者UART串口电路将信号传输出去，信号传输方式多，功能齐全，满足变电站所有场合使用，适用于变电站二次回路中跳合闸回路信号采集。
[0006]进一步地，所述以太网电路包括芯片U29、顺序编号的电阻R107至电阻R112、电阻R127、电阻R153至电阻R155、电阻R139、电阻R133、磁珠FB44、电容C240、电容C238以及电容C232，所述电阻R107至电阻R112的一端分别与芯片U29的第四十六引脚、第四十五引脚、第四十四引脚、第四十三引脚、第四十一引脚以及第三十九引脚连接，电阻R107至电阻R112的另一端均接地；电阻R127的一端以及电阻R154的一端均与电源V3P3_VDD连接，电阻R127的
另一端与芯片U29的第七引脚连接，电阻R154的另一端与芯片U29的第二十一引脚连接；电阻R155的一端接地，电阻R155的另一端与芯片U29的第二十四引脚连接；芯片U29的第二十引脚通过电阻R153接地；芯片U29的第十九引脚分别与磁珠FB44的一端以及电容C240的一端连接，磁珠FB44的另一端与电容C238的一端连接并接电源V3P3_VDD，电容C240的另一端与电容C238的另一端连接并接地；芯片U29的第四十八引脚、第三十二引脚以及电容C232的一端与电源V3P3_VDD连接，电容C232的另一端与电阻R133的一端连接并接地，电阻R133的另一端、芯片U29的第二十七引脚以及电阻R139的一端连接，电阻R139的另一端与电源V3P3_VDD连接。
[0007]更进一步地，所述以太网电路还包括电阻R145、电阻R146、电容C78、电容C77、电阻R149、电阻R150、电阻R159、电阻R160、电容C82、电容C81、连接器J5A及顺序编号的电阻R264至电阻R268，所述芯片U29的第十六引脚、电阻R145的一端以及电容C77的一端连接，芯片U29的第十七引脚、电阻R146的一端以及电容C78的一端连接，电阻R145的另一端以及电阻R146的另一端与电源V3P3_VDD连接，电容C77的另一端与连接器J5A的第十九引脚连接，电容C78的另一端与连接器J5A的第十八引脚连接，连接器J5A的第八引脚、第四引脚、第五引脚以及第六引脚分别一一对应的通过电阻R264、电阻R267、电阻R266以及电阻R265接电源V3P3_VDD；连接器J5A的第三引脚通过电阻R268接地；芯片U29的第十四引脚、电容C82的一端、电阻160的一端以及电阻R150的一端连接，芯片U29的第十三引脚、电容C81的一端电阻R159的一端以及电阻R149的一端连接，电阻R149的另一端及电阻R150的另一端与电源V3P3_VDD连接，电阻R159的另一端及电阻R160的另一端接地，电容C82的另一端与连接器J5A的第十三引脚连接，电容C81的另一端与连接器J5A的第十二引脚连接；芯片U29的第一引脚至第六引脚、第三十八引脚、第三十九引脚、第四十三引脚至第四十六引脚、第三十引脚、第三十一引脚分别与FPGA的一个IO端口连接。
[0008]进一步地，所述开关量输入电路包括共模电感L
‑
COM9、整流桥BR4、二极管D21、稳压二极管D9、稳压二极管D25、电阻R119、电容C60、电阻R94、芯片U18、电容C196、电阻R56、电阻R167、电阻R129、电阻R120、电容C61、电阻R95、芯片U19、电容C195、电阻R57、电阻R247、芯片U8、电容C154、电阻R45以及电容C46，所述共模电感L
‑
COM9的第一端以及第四端接收开关量输入信号，共模电感L
‑
COM9的第三端、整流桥BR4的第一交流输入端以及二极管D21的阴极连接，二极管D21的阳极接电源V24P_1，共模电感L
‑
COM9的第二端、整流桥BR4的第二交流输入端以及稳压二极管D25的阴极连接，整流桥BR4的输出正端与稳压二极管D9的阴极连接，整流桥BR4的输出负端接地；稳压二极管D9的阳极与电阻R119的一端连接，电阻R119的另一端、电容C60的一端、电阻R94的一端以及芯片U18的第一引脚连接，电容C60的另一端、电阻R94的另一端及芯片U18的第三引脚连接并接地；
[0009]芯片U18的第六引脚、电阻R56的一端以及电容C196的一端连接并接电源V3P3_VDD，电容C196的另一端接地，电阻R56的另一端、芯片U18的第五引脚以及芯片U8的第六引脚连接；电阻R167的一端与稳压二极管D25的阳极连接，电阻R167、电阻R129及电阻R120依次串联，电阻R120的非串联端、电容C61的一端、电阻R95的一端及芯片U19的第一引脚连接，电容C本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种跳合闸回路采集器，其特征在于，包括FPGA以及分别与FPGA连接的以太网电路、开关量输入电路、RS485通信电路、AD采样电路、光串口接收和发送电路及UART串口电路，还包括若干路差分放大电路、系统电源电路及设置于跳合闸回路上的若干个电流传感器，系统电源电路为采集器供电，每个电流传感器分别连接一路差分运放电路，每路差分放大电路均与AD采样电路连接。2.根据权利要求1所述的一种跳合闸回路采集器，其特征在于，所述以太网电路包括芯片U29、顺序编号的电阻R107至电阻R112、电阻R127、电阻R153至电阻R155、电阻R139、电阻R133、磁珠FB44、电容C240、电容C238以及电容C232，所述电阻R107至电阻R112的一端分别与芯片U29的第四十六引脚、第四十五引脚、第四十四引脚、第四十三引脚、第四十一引脚以及第三十九引脚连接，电阻R107至电阻R112的另一端均接地；电阻R127的一端以及电阻R154的一端均与电源V3P3_VDD连接，电阻R127的另一端与芯片U29的第七引脚连接，电阻R154的另一端与芯片U29的第二十一引脚连接；电阻R155的一端接地，电阻R155的另一端与芯片U29的第二十四引脚连接；芯片U29的第二十引脚通过电阻R153接地；芯片U29的第十九引脚分别与磁珠FB44的一端以及电容C240的一端连接，磁珠FB44的另一端与电容C238的一端连接并接电源V3P3_VDD，电容C240的另一端与电容C238的另一端连接并接地；芯片U29的第四十八引脚、第三十二引脚以及电容C232的一端与电源V3P3_VDD连接，电容C232的另一端与电阻R133的一端连接并接地，电阻R133的另一端、芯片U29的第二十七引脚以及电阻R139的一端连接，电阻R139的另一端与电源V3P3_VDD连接。3.根据权利要求2所述的一种跳合闸回路采集器，其特征在于，所述以太网电路还包括电阻R145、电阻R146、电容C78、电容C77、电阻R149、电阻R150、电阻R159、电阻R160、电容C82、电容C81、连接器J5A及顺序编号的电阻R264至电阻R268，所述芯片U29的第十六引脚、电阻R145的一端以及电容C77的一端连接，芯片U29的第十七引脚、电阻R146的一端以及电容C78的一端连接，电阻R145的另一端以及电阻R146的另一端与电源V3P3_VDD连接，电容C77的另一端与连接器J5A的第十九引脚连接，电容C78的另一端与连接器J5A的第十八引脚连接，连接器J5A的第八引脚、第四引脚、第五引脚以及第六引脚分别一一对应的通过电阻R264、电阻R267、电阻R266以及电阻R265接电源V3P3_VDD；连接器J5A的第三引脚通过电阻R268接地；芯片U29的第十四引脚、电容C82的一端、电阻160的一端以及电阻R150的一端连接，芯片U29的第十三引脚、电容C81的一端电阻R159的一端以及电阻R149的一端连接，电阻R149的另一端及电阻R150的另一端与电源V3P3_VDD连接，电阻R159的另一端及电阻R160的另一端接地，电容C82的另一端与连接器J5A的第十三引脚连接，电容C81的另一端与连接器J5A的第十二引脚连接；芯片U29的第一引脚至第六引脚、第三十八引脚、第三十九引脚、第四十三引脚至第四十六引脚、第三十引脚、第三十一引脚分别与FPGA的一个IO端口连接。4.根据权利要求1所述的一种跳合闸回路采集器，其特征在于，所述开关量输入电路包括共模电感L
‑
COM9、整流桥BR4、二极管D21、稳压二极管D9、稳压二极管D25、电阻R119、电容C60、电阻R94、芯片U18、电容C196、电阻R56、电阻R167、电阻R129、电阻R120、电容C61、电阻R95、芯片U19、电容C195、电阻R57、电阻R247、芯片U8、电容C154、电阻R45以及电容C46，所述共模电感L
‑
COM9的第一端以及第四端接收开关量输入信号，共模电感L
‑
COM9的第三端、整流桥BR4的第一交流输入端以及二极管D21的阴极连接，二极管D21的阳极接电源V24P_1，共模电感L
‑
COM9的第二端、整流桥BR4的第二交流输入端以及稳压二极管D25的阴极连接，整
流桥BR4的输出正端与稳压二极管D9的阴极连接，整流桥BR4的输出负端接地；稳压二极管D9的阳极与电阻R119的一端连接，电阻R119的另一端、电容C60的一端、电阻R94的一端以及芯片U18的第一引脚连接，电容C60的另一端、电阻R94的另一端及芯片U18的第三引脚连接并接地；芯片U18的第六引脚、电阻R56的一端以及电容C196的一端连接并接电源V3P3_VDD，电容C196的另一端接地，电阻R56的另一端、芯片U18的第五引脚以及芯片U8的第六引脚连接；电阻R167的一端与稳压二极管D25的阳极连接，电阻R167、电阻R129及电阻R120依次串联，电阻R120的非串联端、电容C61的一端、电阻R95的一端及芯片U19的第一引脚连接，电容C61的另一端、电阻R95的另一端及芯片U19的第三引脚连接并接地，芯片U19的第六引脚、电容C195的一端及电阻R57的一端连接并接电源V3P3_VDD，电容C195的另一端接地，电阻R57的另一端、芯片U19的第五引脚及芯片U8的第三引脚连接；芯片U8的第一引脚通过电阻R247与电源V3P3_VDD连接，芯片U8的第五引脚与电容C154的一端连接并接电源V3P3_VDD，电容C154的另一端与芯片U8的第二引脚连接并接地，芯片U8的第四引脚与电阻R45的一端连接，电阻R45的另一端分别与FPGA的一个IO端口以及电容C46的一端连接，电容C46的另一端接地。5.根据权利要求1所述的一种跳合闸回路采集器，其特征在于，所述差分放大电路包括磁珠FB27、磁珠FB28、瞬态二极管TVS14、瞬态二极管TVS15、电阻R191、电阻R193、电阻R192、二极管D19、二极管D15、电容C256、芯片U36、电阻R165、电阻R173、电容C242、电阻R137、电容C75及电阻R143，所述磁珠FB27的一端以及磁珠FB28的一端接收电流传感器的信号，磁珠FB27的另一端、瞬态二极管TVS14的一端以及电阻R191的一端连接，磁珠FB28的另一端、瞬态二极管TVS15的一端以及电阻R193的一端连接，瞬态二极管TVS14的另一端以及瞬态二极管TVS15的另一端接地；电阻R191的另一端、二极管D19的阴极、二极管D15的阳极、芯片U36的第二引脚、电阻R137的一端及电阻R143的一端连接，二极管D19的阳极、电阻R193的另一端及电阻R192的一端、二极管D15的阴极及芯片U36的第三引脚连接，电阻R192的另一端接地；芯片U36的第四引脚与电容C256的一端连接并接电源VN8P_AV，电容C256的另一端接地；电阻R143的另一端与电容C75的一端连接，电容C75的另一端、电阻R137的另一端及芯片U36的第六引脚连接并作为信号输出端口，电容C242的一端、电阻R173的一端、电阻R165的一端及芯片U36的第七引脚连接并接电源V8P_AV，电阻R165的另一端与芯片U36的第八引脚连接，电阻R173的另一端与芯片U36的第一引脚连接。6.根据权利要求5所述的一种跳合闸回路采集器，其特征在于，还包括电流传感器电源电路，所述电流传感器电源电路包括磁珠FB21、电容C88至电容C93、电阻R258、电容C275、芯片U38、电感L5、二极管D29、电阻R197、电阻R198、磁珠FB22、电容C96及电容C278，所述磁珠FB21的一端及电容C90的一端连接并接电源V5P_VDD，磁珠FB21的另一端、电容C88的一端、电容C89的一端、芯片U38的第六引脚、芯片U38的第五引脚及电感L5的一端连接，电容C90的另一端、电容C88的另一端及电容C89的另一端接地；电阻R258的一端与芯片U38的第二引脚连接，电阻R258的另一端通过电容C275接地；电感L5的另一端、二极管D29的阳极及芯片U38的第四引脚连接，二极管D29的阴极、电阻R198的一端、电容C92的一端、电容C91的一端及磁珠FB22的一端连接，电阻R198的另一端、芯片U38的第...

【专利技术属性】
技术研发人员：池招荣，樊云鹏，覃显南，李捷睿，赖璐璐，吴泰乐，黄军淋，马燕平，樊宇璐，何江潇，李青洪，曾智，梁明湖，
申请(专利权)人：广西电网有限责任公司崇左供电局，
类型：发明
国别省市：