包括多个沟槽的半导体装置制造方法及图纸

提出了一种半导体装置(100)。该半导体装置(100)包括从第一主表面(106)延伸到半导体本体(104)中的多个沟槽(102)。多个沟槽(102)中的第一组沟槽(1021)包括栅电极(1081)。多个沟槽(102)中的第二组沟槽(1022)包括源电极(1082)。多个沟槽(102)中的第三组沟槽(1023)的包括辅助电极(1083)。源电极(1082)经由源极布线(112)和辅助电极(1083)电耦接至源极接触区(110)。源极布线(112)和辅助电极(1083)串联电连接在源极接触区(110)与源电极(1082)之间。间。间。

【技术实现步骤摘要】
包括多个沟槽的半导体装置


[0001]本公开内容涉及半导体装置，尤其涉及包括多个沟槽的半导体装置。

技术介绍

[0002]在如绝缘栅双极晶体管(IGBT)的半导体开关装置中，移动电荷载流子涌入低掺杂漂移区域并形成提供低接通状态电阻的电荷载流子等离子体。当通过沟槽中的栅电极在接通状态与关断状态之间切换时，寄生电容会对装置的整体切换行为产生影响。可能会导致不期望的影响，例如接通损耗。因此，半导体装置技术的发展对于满足对半导体沟槽装置的切换特性的目标要求具有挑战性。
[0003]存在改进半导体沟槽装置的切换特性的需求。

技术实现思路

[0004]本公开内容的示例涉及一种半导体装置。该半导体装置包括从第一主表面延伸到半导体本体中的多个沟槽。多个沟槽中的第一组沟槽包括栅电极。多个沟槽中的第二组沟槽包括源电极。多个沟槽中的第三组沟槽包括辅助电极。源电极经由源极布线和辅助电极电耦接至源极接触区。源极布线和辅助电极串联电连接在源极接触区与源电极之间。
[0005]本公开内容的另一示例涉及另一半导体装置。该半导体装置包括从第一主表面延伸到半导体本体中的多个沟槽。多个沟槽中的第一组沟槽包括栅电极。多个沟槽中的第二组沟槽包括源电极。源电极至少被再分为第一部分和第二部分。源电极的第一部分沿轴向方向的单位长度的电导小于源电极的第二部分沿轴向方向的单位长度的电导。第二部分经由第一部分电耦接至源极接触区。该半导体装置还包括由第一组沟槽中的沟槽和第二组沟槽中的沟槽界定的台面区域。台面区域包括电连接至源极接触区的源极区域。
[0006]本公开内容的另一示例涉及另一半导体装置。该半导体装置包括从第一主表面延伸到半导体本体中的多个沟槽。多个沟槽中的第一组沟槽包括栅电极。多个沟槽中的第二组沟槽包括源电极。第二组沟槽中的源电极经由源极布线和放置在与半导体本体不同的基板上的电阻器电耦接至源极接触区。源极布线和电阻器串联连接在源极接触区与第二组沟槽中的源电极之间。
[0007]本领域技术人员在阅读以下详细说明和查看附图时将认识到附加的特征和优点。
附图说明
[0008]附图被包括以提供对实施方式的进一步理解，并且被结合在本说明书中并构成本说明书的一部分。附图示出了半导体装置例如垂直功率半导体装置的实施方式并且与说明书一起用于解释实施方式的原理。在以下详细说明和权利要求中描述了进一步的实施方式。
[0009]图1A至图1F是用于示出包括源电极与源极接触区之间的电阻耦接的半导体装置的示例的示意性平面图和截面图。
[0010]图2A至图2I是用于示出源电极与源极接触区之间的电阻耦接的示例的示意性布局。
[0011]图3A至图3C、图4和图5是用于示出包括源电极与源极接触区之间的电阻耦接的半导体装置的其他示例的示意性平面图和截面图。
具体实施方式
[0012]在下面的详细描述中，针对附图进行参考，其中附图形成本专利技术的一部分，并且在附图中通过图示的方式示出了可以实践本专利技术的特定实施方式。应当理解，在不脱离本专利技术的范围的情况下，可以利用其他实施方式，并且可以进行结构或逻辑改变。例如，针对一个实施方式示出或描述的特征可以用在其他实施方式上或与其他实施方式结合使用，以产生又一个实施方式。本专利技术旨在包括这样的修改和变型。使用特定的语言来描述示例，示例不应被解释为限制所附权利要求的范围。附图不是按比例绘制的，而是仅用于说明目的。为了清楚起见，如果没有另外说明，在不同的附图中由对应的附图标记表示相同的元件。
[0013]术语“具有”、“含有”、“包括”、“包含”等是开放性的，并且这些术语指示存在所说明的结构、元件或特征，但不排除附加的元件或特征。冠词“一”、“一个”和“该”旨在包括复数以及单数，除非上下文另外明确指示。
[0014]术语“电连接”描述了电连接的元件之间的永久低电阻连接，例如相关元件之间的直接接触或者经由金属和/或重掺杂半导体材料的低电阻连接。术语“电耦接”包括适于信号和/或电力传输的可以在电耦接的元件之间连接的一个或更多个中间元件，电耦接的元件例如为可控制成暂时提供在第一状态下的低电阻连接和在第二状态下的高电阻连接的元件。欧姆接触部是具有线性或几乎线性电流电压特性的非整流电结。
[0015]针对物理尺寸给出的范围包括边界值。例如，参数y的范围为从a到b读作a≤y≤b。值至少为c的参数y读作c≤y，并且值至多为d的参数y读作y≤d。
[0016]术语“在......上”不应被解释为仅表示“直接在......上”。相反，如果一个元件位于另一元件“上”(例如，一层在另一层“上”或“在”基板“上”)，则另外的部件(例如，另外的层)可以位于两个元件之间(例如，如果层在基板“上”，则另外的层可以位于该层与所述基板之间)。
[0017]半导体装置的示例可以包括从第一主表面延伸到半导体本体中的多个沟槽。多个沟槽中的第一组沟槽可以包括栅电极。多个沟槽中的第二组沟槽可以包括源电极。多个沟槽中的第三组沟槽可以包括辅助电极。源电极可以经由源极布线和辅助电极电耦接至源极接触区。源极布线和辅助电极可以串联电连接在源极接触区与源电极之间。
[0018]半导体装置可以是具有在第一主表面处的第一负载端和在与第一主表面相对的第二主表面处的第二负载端之间流动的负载电流的垂直功率半导体装置。半导体装置可以是垂直功率半导体IGBT(绝缘栅双极晶体管)，或者是功率半导体反向传导(RC)IGBT或功率半导体晶体管诸如功率半导体IGFET(绝缘栅场效应晶体管，例如金属氧化物半导体场效应晶体管)。垂直功率半导体装置可以被配置成传导超过1A或超过30A或甚至超过100A的电流，并且可以进一步被配置成阻断负载端之间例如IGBT的发射极与集电极之间、或者MOSFET的漏极与源极之间的电压，所述电压在几百伏特直到几千伏特的范围内，例如400V、650V、1.2kV、1.7kV、3.3kV、4.5kV、5.5kV、6kV、6.5kV。例如，阻断电压可以对应于功率半导
体装置的数据表中规定的电压等级。
[0019]半导体本体可以包括来自IV族元素半导体、IV
‑
IV化合物半导体材料、III
‑
V化合物半导体材料或II
‑
VI化合物半导体材料的半导体材料或由其组成。来自IV族元素半导体的半导体材料的示例尤其包括硅(Si)和锗(Ge)。IV
‑
IV化合物半导体材料的示例尤其包括碳化硅(SiC)和硅锗(SiGe)。III
‑
V化合物半导体材料的示例尤其包括砷化镓(GaAs)、氮化镓(GaN)、磷化镓(GaP)、磷化铟(InP)、氮化铟镓(InGaN)和铟镓砷(InGaAs)。II
‑
VI化合物半导体材料的示例尤其包括碲化镉(CdTe)、碲化汞镉(CdHgTe)和碲化镉镁(CdMgTe)。例如，半导体本体可以是磁性直拉、MCZ、或浮区(FZ)或外延沉积的硅半导体本体。
[0020]例如，多本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置(100)，包括：从第一主表面(106)延伸到半导体本体(104)中的多个沟槽(102)，其中，所述多个沟槽(102)中的第一组沟槽(1021)包括栅电极(1081)，所述多个沟槽(102)中的第二组沟槽(1022)包括源电极(1082)，并且所述多个沟槽(102)中的第三组沟槽(1023)包括辅助电极(1083)；以及所述源电极(1082)经由源极布线(112)和辅助电极(1083)电耦接至源极接触区(110)，并且所述源极布线(112)和所述辅助电极(1083)串联电连接在所述源极接触区(110)与所述源电极(1082)之间。2.根据权利要求1所述的半导体装置(100)，其中，所述源极布线(112)和所述源极接触区(110)是图案化布线层的分离部分。3.根据前述权利要求中任一项所述的半导体装置(100)，其中，所述第二组沟槽(1022)中的沟槽(102)的数量与所述第三组沟槽(1023)中的沟槽(102)的数量之比在100到100000的范围内。4.根据前述权利要求中任一项所述的半导体装置(100)，其中，所述源极布线(112)平行于所述源极接触区(110)的至少两个边延伸。5.根据前述权利要求中任一项所述的半导体装置(100)，其中，所述源极布线(112)横向地围绕所述源极接触区(110)的周长的至少四分之一。6.根据前述权利要求中任一项所述的半导体装置(100)，还包括栅极布线(122)，其中，所述源极布线(112)布置在所述栅极布线(122)与所述源极接触区(110)之间，并且所述栅极布线(122)平行于所述源极布线(112)的至少两个边延伸。7.根据权利要求6所述的半导体装置(100)，还包括第二源极布线(124)，其中，所述第二源极布线(124)与所述源极接触区(110)并接，并且所述源极布线(112)布置在所述第二源极布线(124)与所述源极接触区(110)之间，并且完全地或者主要地被所述第二源极布线(124)和所述源极接触区(110)横向包围。8.根据权利要求7所述的半导体装置(100)，还包括布置在所述第二源极布线(124)与所述第一主表面(106)之间的多个接触部(116)，其中，所述多个接触部(116)将多个台面区域(114)电连接至所述第二源极布线(124)，并且其中所述多个台面区域(114)中的每个台面区域被所述多个沟槽(102)中的相邻沟槽横向限定。9.根据前述权利要求中任一项所述的半导体装置(100)，其中，所述第三组沟槽(1023)中的辅助电极(1083)并联连接在所述源极布线(112)与所述源极接触区(110)之间，并且其中，并联连接的辅助电极(1083)的总电阻在所述栅电极(1081)与栅极端之间的电阻乘以所述第一组沟槽(1021)中的所有沟槽的轴向延伸的总和与所述第二组沟槽(1022)中的所有沟槽的轴向延伸的总和之比的50到500倍的范围内。10.根据前述权利要求中任一项所述的半导体装置(100)，还包括由所述第一组沟槽(1021)中的沟槽(102)和所述第二组沟槽(1022)中的沟槽(102)横向限定的台面区域(114)，其中，所述台面区域包括源极区域(128)。11.根据前述权利要求中任一项所述的半导体装置(100...

【专利技术属性】
技术研发人员：克里斯蒂安，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：