LED芯片及其制造方法技术

本发明专利技术提供一种LED芯片，包括衬底和设于其上的外延层，衬底具有相对的顶面和底面，顶面与外延层相接，衬底内设有一连通顶面和底面的通孔，于通孔内暴露出外延层；通孔内设有第一电极，第一电极具有相对的第一端面和第二端面，第一端面与外延层电性连接。通过将第一电极设于衬底内部，并将其与外延层电性连接，可以使第一电极位于外延层的背面，一方面，能够消除原本覆盖于LED芯片正面的第一电极对发光面积造成的不利影响，提高LED发光效率；另一方面，由于LED芯片的正面仅有单一第二电极，能有效简化LED芯片封装时的打线流程，第一电极通过导电胶与或通过其他方式与基板电连接，能有效降低电焊接线的接触不良、断线等问题，从而提高LED芯片良率。提高LED芯片良率。提高LED芯片良率。

【技术实现步骤摘要】
LED芯片及其制造方法


[0001]本专利技术涉及半导体发光器件领域，具体地涉及一种所述LED芯片及其制造方法。

技术介绍

[0002]发光二极管(英文：Light Emitting Diode，简称：LED)作为一种新型节能、环保固态照明光源，具有能效高、体积小、重量轻、响应速度快以及寿命长等优点，使其在很多领域得到了广泛应用。LED正装芯片是最早出现的芯片结构，也是小功率芯片中普遍使用的芯片结构。由于正装LED芯片普遍使用不导电的蓝宝石衬底，因此在该结构中，第二电极和第一电极分别位于诉述P型半导体层和N型半导体层的上方，实现电性连接。
[0003]然而，将电极设置正装LED芯片的正面，电极会覆盖一部分发光区，从而影响LED芯片的发光强度。

技术实现思路

[0004]本专利技术的目的在于提供一种LED芯片及其制造方法。
[0005]本专利技术提供一种LED芯片，包括衬底和设于其上的外延层，所述衬底具有相对的顶面和底面，所述顶面与所述外延层相接，所述衬底内设有一连通所述顶面和所述底面的通孔，于所述通孔内暴露出所述外延层；
[0006]所述通孔内设有第一电极，所述第一电极具有相对的第一端面和第二端面，所述第一端面与所述外延层电性连接。
[0007]作为本专利技术的进一步改进，所述第二端面与所述底面相互平齐。
[0008]作为本专利技术的进一步改进，所述第一电极的侧壁贴合于所述通孔的内壁面。
[0009]作为本专利技术的进一步改进，所述外延层包括依次层叠的N型半导体层、发光层、P型半导体层和导电层，所述N型半导体层与所述顶面相接，所述N型半导体层、所述发光层、所述P型半导体层和导电层的侧壁面均相互平齐。
[0010]作为本专利技术的进一步改进，所述导电层上设有第二电极，所述导电层和P型半导体层之间还设有一电流阻挡层，所述电流阻挡层覆盖于所述第二电极下方区域。
[0011]本专利技术还提供一种LED芯片制造方法，包括步骤：
[0012]提供一衬底，于所述衬底顶面上生长外延层；
[0013]在所述衬底内制作一贯通的通孔，暴露出所述外延层；
[0014]在所述通孔内制作第一电极，电连接于所述外延层。
[0015]作为本专利技术的进一步改进，“于所述衬底顶面上生长外延层”具体包括：
[0016]于所述衬底顶面上依次生长N型半导体层、发光层、P型半导体层、电流阻挡层和导电层。
[0017]作为本专利技术的进一步改进，生长外延层后还包括步骤：
[0018]于所述导电层上制作与其电性连接并位于所述电流阻挡层上方区域内的第二电极。
[0019]作为本专利技术的进一步改进，制作所述通孔具体包括：
[0020]在所述衬底相对于所述顶面的底面上涂覆光阻层；
[0021]通过掩膜版显影制备所述第一电极图形；
[0022]干法刻蚀所述第一电极图形，形成所述通孔。
[0023]作为本专利技术的进一步改进，制作所述第一电极具体包括：
[0024]在所述通孔及所述光阻层上蒸镀金属层，至所述金属层与所述底面平齐或超出所述底面；
[0025]剥离去除所述光阻层，得到所述第一电极。
[0026]作为本专利技术的进一步改进，在制作通孔之前还包括步骤：
[0027]在所述LED芯片的正面制作一层保护层；
[0028]在得到第一电极后，去除所述保护层。
[0029]本专利技术的有益效果是：通过将第一电极设于衬底内部，并将其与N型半导体层电性连接，可以使第一电极位于N型半导体层的背面，一方面，能够消除原本覆盖于LED芯片正面的第一电极对发光面积造成的不利影响，提高LED发光效率；另一方面，由于LED芯片的正面仅有单一第二电极，能有效简化LED芯片封装时的打线流程，第一电极通过导电胶与或通过其他方式与基板电连接，能有效降低电焊接线的接触不良、断线等问题，从而提高LED芯片良率。
附图说明
[0030]图1是本专利技术一实施方式中的LED芯片的示意图。
[0031]图2是本专利技术一实施方式中的LED芯片制作方法的流程示意图。
[0032]图3是本专利技术一实施方式中的LED芯片制作流程中衬底上生长外延层后的示意图。
[0033]图4是本专利技术一实施方式中的LED芯片制作方法中的制作通孔的流程示意图。
[0034]图5-图7是本专利技术一实施方式中的LED芯片制作方法中的制作通孔的各步骤示意图。
[0035]图8是本专利技术一实施方式中的LED芯片制作方法中的制作第一电极的流程示意图。
[0036]图9-图10是本专利技术一实施方式中的LED芯片制作方法中的制作第一电极的各步骤示意图。
具体实施方式
[0037]为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施方式及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施方式仅是本申请一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
[0038]下面详细描述本专利技术的实施方式，实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本专利技术，而不能理解为对本专利技术的限制。
[0039]为方便说明，本文使用表示空间相对位置的术语来进行描述，例如“上”、“下”、“后”、“前”等，用来描述附图中所示的一个单元或者特征相对于另一个单元或特征的关系。
空间相对位置的术语可以包括设备在使用或工作中除了图中所示方位以外的不同方位。例如，如果将图中的装置翻转，则被描述为位于其他单元或特征“下方”或“上方”的单元将位于其他单元或特征“下方”或“上方”。因此，示例性术语“下方”可以囊括下方和上方这两种空间方位。
[0040]如图1所示，本专利技术提供一种LED芯片，所述LED芯片包括衬底1、外延层、第一电极7和第二电极8。
[0041]所述外延层包括依次层叠的N型半导体层2、发光层3、P型半导体层4、导电层5、电流阻挡层6。
[0042]所述衬底1具有相对的顶面11和底面12，所述顶面11与所述N型半导体层2相接。
[0043]所述衬底1为蓝宝石衬底、或硅基衬底、或碳化硅衬底或上述衬底组成的复合衬底，或采用其他常见LED衬底材料。
[0044]所述电流阻挡层6位于所述P型半导体层4和导电层5之间，所述电流阻挡层6覆盖于所述第二电极7下方区域。通过设置电流阻挡层6可以阻挡电流直接流向所述第二电极7下方，减小了第二电极7下方及附近有源区的电流密度，缓解了第二电极7附近的电流拥挤效应，提高了LED芯片的发光效率。
[0045]所述N型半导体层2和P型半导体层4可分别为N型氮化镓外延层和P型氮化镓外延层，或其他常见LED外延层材料。
[0046]所述导电层5覆盖本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种LED芯片，包括衬底和设于其上的外延层，其特征在于，所述衬底具有相对的顶面和底面，所述顶面与所述外延层相接，所述衬底内设有一连通所述顶面和所述底面的通孔，于所述通孔内暴露出所述外延层；所述通孔内设有第一电极，所述第一电极具有相对的第一端面和第二端面，所述第一端面与所述外延层电性连接。2.根据权利要求1所述的LED芯片，其特征在于，所述第二端面与所述底面相互平齐。3.根据权利要求1所述的LED芯片，其特征在于，所述第一电极的侧壁贴合于所述通孔的内壁面。4.根据权利要求1所述的LED芯片，其特征在于，所述外延层包括依次层叠的N型半导体层、发光层、P型半导体层和导电层，所述N型半导体层与所述顶面相接，所述N型半导体层、所述发光层、所述P型半导体层和导电层的侧壁面均相互平齐。5.根据权利要求4所述的LED芯片，其特征在于，所述导电层上设有第二电极，所述导电层和P型半导体层之间还设有一电流阻挡层，所述电流阻挡层覆盖于所述第二电极下方区域。6.一种LED芯片制造方法，其特征在于，包括步骤：提供一衬底，于所述衬底顶面上生长外延层；在所述衬底内制作一贯通的通...

【专利技术属性】
技术研发人员：ꢀ七四专利代理机构，
申请(专利权)人：聚灿光电科技宿迁有限公司，
类型：发明
国别省市：