半导体器件及用于其的引线键合芯片尺寸封装制造技术

本实用新型专利技术公开了一种结合引线键合芯片尺寸封装（ＷＢＣＳＰ）中的半导体器件，设计其使得在半导体衬底的表面上形成多个焊盘，且焊盘通过导电柱连接到外部端子，其中第一和第二重布线图案分别连接到这些焊盘。所有元件用绝缘层密封，使得外部端子部分地暴露于所述表面上，其中导线的最上部位于所述重布线图案的上方且还位于所述外部端子的下端之下。这实现了焊盘和外部端子之间的短布线距离；因此，可以减小线路电阻和线路延时；可以增大布线的自由度而不导致短路故障；且能够容易地在短的时间周期内改变布线。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种半导体器件及用于其的引线键合芯片尺寸封装(wire-banding chip size package，WBCSP)。
技术介绍
近来，在诸如带有数码相机的笔记本个人电脑和移动电话(手机)的电子设备方面取得了很大的技术进步，因此实现了尺寸的下降、厚度的下降和重量的下降。为此，通常所知的双列直插封装已经为结合了半导体器件(或半导体元件)的芯片尺寸封装所取代。作为芯片尺寸半导体器件的一种典型示例，日本未审查专利公开No.2000-68405公开了一种芯片尺寸封装(CSP)，其中，半导体元件通过金属凸点连接到承载衬底，金属凸点形成于承载衬底的下表面上，以便实现与印刷线路板的封装。图10为横截面图，示出了常规所知的芯片尺寸封装的横截面。亦即，图10的芯片尺寸封装1如此设计，使得在半导体芯片2的上表面2a上以预定图案形成多个电极焊盘，通过粘合层4将尺寸与半导体芯片2基本相同的基底衬底5黏附并固定到电极焊盘上，其中信号线6、电源线7和地线8布置在基底衬底5的上表面5a上并分别附带有连接盘(land)6a、7a和8a，连接盘又附带有球形凸点9作为外部端子(用于与外部器件建立连接)。垂直通过基底衬底5的通孔10形成在对应着电极焊盘3的预定位置。电极焊盘3和导线6到8分别通过焊线11连接到一起。此外，除了对应球形凸点9的预定区域之外，基底衬底5的上表面5a被具有绝缘能力的保护膜覆盖。日本未审查专利公开No.H11-284020中公开了一种引线键合芯片尺寸封装(WBCSP)的一个示例，其中用于和外部器件建立直接连接的金属焊盘形成于其上形成有电子电路的半导体衬底的表面。图11为示出常规已知引线键合芯片尺寸封装的截面结构的横截面图。亦即，如此设计WBCSP 21，使得在半导体芯片22的上表面22a的中心区域上沿着长度方向布置两行电极23，其中绝缘膜24形成于电极23的两侧，而在半导体芯片22的长度方向上于每个绝缘膜24上形成两行导电焊盘25。导电焊盘25和电极23通过焊线26连接到一起，其中，考虑到焊线26的方向性和它们与导电焊盘25的连接点，以如下方式适当布置它们，使得它们彼此不相接触，从而不会短路。凸点电极27被固定到导电焊盘25上。除了包括凸点电极27的顶部在内的预定区域之外，所有组件，例如电极23、绝缘膜24、导电焊盘25和焊线26都被具有绝缘能力的保护膜28所覆盖，凸点电极27的顶部部分地突出到整个上表面之上。在图10所示的CSP 1中，电极焊盘3和导线6到8通过焊线11连接到一起，导线11布置在通孔10中，具有非常纤细的尺寸。这造成了一个问题因为通孔10使得布线的自由度必然受到限制。当在同一平面内建立线路时，整个的线路长度必然更长，这可能造成另一个问题线路延时增加了。非常纤细的焊线11具有较大的线路电阻，这又增大了其发热数值，对CSP 1的特性带来不良影响。在WBCSP 21中，导电焊盘25和电极23通过焊线26连接到一起，由此有一个问题由于焊线26的短路易于发生短路故障。此外，所有导电焊盘25和电极23都使用焊线26连接；因此，很难减小导电焊盘25和电极之间的总距离。这可能会在进一步减小WBSCP 21的过程中造成困难。
技术实现思路
本技术的一个目的是提供一种半导体器件及用于其的引线键合芯片尺寸封装(WBCSP)，其中不容易发生短路故障，布线的自由度可以容易地增大，且布线能够在短时间内改变。在本技术的第一方面中，半导体器件由如下形成半导体衬底，该半导体衬底具有一表面，在该表面上形成有电子电路和多个焊盘；保护膜，其形成来覆盖除了对应于多个焊盘的预定区域的半导体衬底的表面，该多个焊盘通过导电柱分别连接到多个外部端子；第一重布线图案，其形成于保护膜上，且直接连接到焊盘之一；第二重布线图案，其形成于保护膜上，且通过导线连接到焊盘中的另一个；绝缘层，其形成来密封第一和第二重布线图案、导线和导电柱，使得外部端子部分地暴露于绝缘层的表面上；其中导线的最上部位于第一和第二重布线图案上方，且还位于外部端子的下端的下方。在上述方面中，导线可以布置跨过第一或第二重布线图案交叉，从而在平面视图中水平地与第一或第二重布线图案相交叉。此外，第二重布线图案与导线连接，且还通过导电柱连接到外部端子。这里，第二重布线图案用于电源、配电和高频传输之一。此外，第一重布线图案通过导电柱直接连接到外部端子。这里，第一重布线图案用于信号传输。上述结构使得制造者能够为重布线图案、导电柱和导线酌情选择尺寸，这样实现了焊盘和外部端子之间最短的线路；因此，可以显著地减小线路电阻和线路延时。由于导线的最上部的位置位于重布线图案的上方且还位于外部端子的下端的下方，因此能够可靠地避免在导线和重布线图案之间发生短路故障。此外，可以容易地增大与布线相关的自由度，从而能够在短的时间周期内容易地改变线路。在本技术的第二方面中，提供了一种引线键合芯片尺寸封装以结合前述半导体器件，其中第二重布线图案通过焊线连接到另一焊盘，焊线例如由金或铝构成。在上述方面中，第一和第二重布线图案每个均由内嵌层和铜重布线层构成，其中内嵌层具有例如由铬、镍和钛构成的叠层结构或具有由铬和铜构成的叠层结构。附图说明本技术的这些和其他目的、方面和实施例将参照附图进行更详细的描述，在附图中图1为平面图，示出了根据本技术第一实施例的引线键合芯片尺寸封装(WBSCP)的线路布局；图2为取自图1的线A-A的截面图；图3为部分平面图，示出了根据第一实施例的WBSCP的线路布局的改进；图4为示出根据第一实施例的WBCSP的线路结构的截面图；图5为示出根据本技术第二实施例的WBCSP的截面结构的截面图； 图6为示出根据本技术第三实施例的WBCSP的截面结构的截面图；图7为示出根据本技术第四实施例的WBCSP的截面结构的截面图；图8为示出根据本技术第五实施例的WBCSP的截面结构的截面图；图9为示出根据本技术第六实施例的WBCSP的截面结构的截面图；图10为示出常规已知的芯片尺寸封装的截面结构的截面图；以及图11为示出常规已知的引线键合芯片尺寸封装的截面结构的截面图。具体实施方式将参照附图以举例的方式更详细地描述本技术。1.第一实施例图1为示出根据本技术第一实施例的引线键合芯片尺寸封装(WBSCP)的线路布图的平面图；而图2为取自图1中线A-A的截面图。在图1和图2中，附图标记31表示在平面视图中形成集成电路(或电子电路，未示出)的基本为矩形形状的硅衬底(或半导体衬底)；附图标记32表示布置在硅衬底31的主表面周边部分中的线路焊盘；附图标记33表示沿长度方向和横向设置在硅衬底31的表面上的凸点焊盘；附图标记35表示由导电金属构成的柱，它们分别形成在凸点焊盘33上；附图标记36表示凸点电极(作为外部端子，用于和外部器件建立连接)，分别形成在柱35上；附图标记37表示布设在硅衬底31上的铜重布线层；而附图标记39表示由绝缘树脂构成的绝缘层，其密封铜重布线层37及其中的焊线38。当所设置的焊线38与铜重布线层37交叉时，焊线38延伸跨过铜重布线层37，且在平面图中焊线38与铜重布线层37交叉，其中焊线38的最上部位于铜重布线层37上方且还位于凸本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体衬底，其具有一表面，在所述表面上形成有电子电路和多个焊盘；保护膜，其形成来覆盖所述半导体衬底的除对应于所述多个焊盘的预定区域之外的表面，所述多个焊盘通过导电柱分别连接到多个外部端子；第一重 布线图案，形成于所述保护膜之上并直接连接到焊盘之一；第二重布线图案，形成于所述保护膜之上并通过导线直接连接到焊盘中的另一个；以及绝缘层，其形成来密封所述第一和第二重布线图案、导线和导电柱，使得所述外部端子在所述绝缘层的表面上 部分地暴露，其特征在于，所述导线的最上部位于所述第一和第二重布线图案上方，且还位于所述外部端子的下端之下。

【技术特征摘要】
JP 2004-9-3 256860/041.一种半导体器件，包括半导体衬底，其具有一表面，在所述表面上形成有电子电路和多个焊盘；保护膜，其形成来覆盖所述半导体衬底的除对应于所述多个焊盘的预定区域之外的表面，所述多个焊盘通过导电柱分别连接到多个外部端子；第一重布线图案，形成于所述保护膜之上并直接连接到焊盘之一；第二重布线图案，形成于所述保护膜之上并通过导线直接连接到焊盘中的另一个；以及绝缘层，其形成来密封所述第一和第二重布线图案、导线和导电柱，使得所述外部端子在所述绝缘层的表面上部分地暴露，其特征在于，所述导线的最上部位于所述第一和第二重布线图案上方，且还位于所述外部端子的下端之下。2.根据权利要求1所述的半导体器件，其特征在于，所述导线跨过所述第一或第二重布线图案，从而在平面视图中水平地与所述第一或第二重布线图案相交叉。3.根据权利要求1所述的半导体器件，其特征在于，所述第二重布线图案与所述导线连接，且还通过所述导电柱连接到所述外部端子。4.根据权利要求3所述的半导体器件，其特征在于，所述第二重布线图案是电源布线、配电布线和高频传输布线之一。5.根据权利要求1所述的半导体器件，其特征在于，所述第一重布线图案通过所述导电柱连接到所述外部端子。6.根据权利要求5所述的半导体器件，其特征在于，所述第一重布线图案是信号传输布线。7.根据权利要求1所述的半导体器件，其特征在于，所述第一和第二重布线图案的每一个均由内嵌层和铜重布线层构成。8.根据权利要求7所述的半导体器件，其特征在于，所述内嵌层具有由...

【专利技术属性】
技术研发人员：大仓喜洋，
申请(专利权)人：雅马哈株式会社，
类型：实用新型
国别省市：JP[日本]