接线垫电路制造技术

一种接线垫电路，设置于集成电路芯片上，该集成电路芯片上另具有一核心逻辑电路，而该接线垫电路包含：输出入接脚、电连接于核心逻辑电路与输出入接脚之间的增益可调的输出缓冲器、电连接于该输出入接脚与该核心逻辑电路间的输入缓冲器以及电连接于该输入缓冲器的输出端与该增益可调的输出缓冲器的信号特性检测器。当一测试信号经增益可调的输出缓冲器的作用后而由输出入接脚输出至外界时，输入缓冲器由外界馈入该测试信号并传送至信号特性检测器，信号特性检测器根据馈入的测试信号的波形特性而产生一测试结果，该测试结果被提供给增益可调的输出缓冲器来调整其增益大小。（*该技术在2012年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种接线垫电路，特别是涉及一种设置在集成电路芯片上的接线垫电路。然而因为输出入接脚11所连接的输出负载会因外界硬件装置的状态而有大幅度变化，以整合电子式驱动接口总线为例，同一排线上即可能连接有数目与状态皆不相同的硬盘驱动器或光盘驱动器，而为能响应于不同硬件状态所造成的不同负载，惯用手段中的输出缓冲器121必须于出厂前利用手动设定的方式来选定一最佳增益，用以提供该输出入接脚11具有足够的驱动能力。但此种作法并无法根据所有可能硬件装置的状态来产生相应的驱动能力，因此当使用者于其计算机上所建构的硬件装置状态超出原先手动设定所能涵盖的范围时，便容易造成计算机操作不正常的现象。另一方面，在具有多个接线垫电路的集成电路芯片上，当多个接线垫电路同时进行信号电平切换时，部分不需切换信号电平的信号线，会因为相邻信号线进行电平切换而发生电平切换的误动作。例如当8位总线的信号线电平“00011100”需切换至“00001000”时，其中的第5位不需切换信号电平。然而因第5位两侧的信号线(亦即第4、6位)皆需由“1”切换为“0”，因此在第5位上有时会发生由“1”切换至“0”的误动作(亦即发生“00000000”的情形)。此外，由于各信号线的切换状态也会受到外在环境，诸如信号线的材料或长度、甚至是终端装置(例如硬盘驱动器)的连接状态(例如连接接脚的状况)…等影响而产生误动作，然而大每个总线、甚至各个输出入接脚的外在环境可能都不相同，在调整上相当不易。按照本技术的接线垫电路，设置于一集成电路芯片上，该集成电路芯片上另具有一核心逻辑电路，而该接线垫电路包含一输出入接脚；一输入缓冲器，电连接于该输出入接脚与该核心逻辑电路之间，用以通过该输出入接脚来接收外界的输入信号后，输出至该核心逻辑电路；一增益可调的输出缓冲器，电连接于该核心逻辑电路与该输出入接脚之间，用以加强该核心逻辑电路输出信号的能量后通过该输出入接脚输出至外界；以及一信号特性检测器，电连接于该输入缓冲器的输出端和该增益可调的输出缓冲器，当一测试信号经该增益可调的输出缓冲器的作用后而由该输出入接脚输出至外界时，该输入缓冲器由外界馈入该测试信号并传送至该信号特性检测器，该信号特性检测器根据所馈入的测试信号的波形特性而产生一测试结果，该测试结果被提供给该增益可调的输出缓冲器来调整其增益大小。按照本技术的接线垫电路，其中信号特性检测器可包含一上升缘检测器，电连接于该输入缓冲器的输出端，用以将馈入的测试信号之最大值与第一门槛电压值进行比较而得到测试结果的第一部份；以及一下降缘检测器，电连接于该输入缓冲器的输出端和该增益可调的输出缓冲器，用以将馈入的该测试信号之最小值与第二门槛电压值进行比较而得到测试结果的第二部份。按照本技术的接线垫电路，其中该上升缘检测器与该下降缘检测器可分别由触发器构成。按照本技术的接线垫电路，其中该信号特性检测器更可电连接至设置在该核心逻辑电路内的一暂存器，该暂存器分别电连接于该上升缘检测器与该下降缘检测器，用以储存该测试结果。按照本技术的接线垫电路，其中该暂存器更可电连接至设置在该核心逻辑电路内的一判断装置，该判断装置可电连接于该暂存器与该增益可调的输出缓冲器，该判断装置根据该测试结果来调整该增益可调的输出缓冲器的增益大小。按照本技术的接线垫电路，其中更可包含一复位信号输入端，电连接至该信号特性检测器，其可利用一复位信号来将该信号特性检测器进行复位。按照本技术的接线垫电路，其中该增益可调的输出缓冲器更可具有一启动端，该启动端电连接于该核心逻辑电路，可响应于该启动信号启动该增益可调的输出缓冲器，使信号被允许通过该输出入接脚输出至外界。按照本技术的接线垫电路，其中该增益可调的输出缓冲器更可电连接至设置在该核心逻辑电路内的一多任务装置，该多任务装置具有五个输入端和二个输出端，其中五个输入端分别接收测试启动信号、正常启动信号、测试信号、正常信号以及多任务切换信号，而二个输出端则分别电连接至该增益可调的输出缓冲器的输入端以及该启动端，该多任务装置受该多任务切换信号的控制，而从该测试启动信号与该测试信号或该正常启动信号与正常信号等两组信号中选择一组信号，并由该输入端以及该启动端分别输出至该增益可调的输出缓冲器。附图说明图1b为惯用接线垫电路的原理电路图。图2为设置于集成电路芯片上的按照本技术的优选实施例的接线垫电路的原理电路图。图3为测试模式中各信号的波形时序示意图。图4a和4b分别为根据第一时段和第二时段测试结果进行判断的判断表。其中多任务装置201具有五个输入端和二个输出端，其中五个输入端分别接收测试启动信号、正常启动信号、测试信号、正常信号以及多任务切换信号，二个输出端分别电连接至增益可调的输出缓冲器212的输入端2121以及启动端2122，该多任务装置201受多任务切换信号的控制，当需进入测试模式时，利用多任务切换信号便能使该多任务装置201的两输出端分别输出测试启动信号和测试信号，而欲进入正常模式时，便使该多任务装置201的两输出端分别输出正常启动信号和正常信号。暂存器202用以储存信号特性检测器214所输出的测试结果，供判断装置203进行判断，这样，该判断装置203便可根据该测试结果来调整增益可调的输出缓冲器212的增益大小。信号特性检测器214主要由上升缘检测器2141和下降缘检测器2142构成，两者皆电连接至输入缓冲器213的输出端2131，并可通过门槛设定信号来改变其中的第一门槛电压值与第二门槛电压值(由于各种晶体管组件的特性不同，因此门槛电压值亦随之改变而有所不同，以典型TTL为例，第一门槛电压值通常设为2.0伏特，而第二门槛电压值则设为0.8伏特)。另外，复位信号输入端2143则可输入一复位信号将该信号特性检测器214进行复位。当进入测试模式时(其波形时序图如图3所示)，增益可调的输出缓冲器212将先被指定一增益值，然后输出测试启动信号(PADOE_)，以使增益可调的输出缓冲器212开启并对测试信号(PADO)产生作用后，通过输出入接脚211将其输出，而此时输入缓冲器213自输出入接脚211馈入的该测试信号(PADI)被提供给上升缘检测器2141和下降缘检测器2142进行比较与判断。比较判断过程如下所述。首先，对输出测试启动信号(PADOE_)切换至低电平而启动该增益可调的输出缓冲器212，并以复位信号将信号特性检测器214复位后进入第一时段，此时，测试信号(PADO)由低电平拉高至高电平，而上升缘检测器2141将馈入的测试信号(PADI)的最大值与第一门槛电压值进行比较后输出测试结果的第一部份(RSENSE)，下降缘检测器2142则将馈入的测试信号(PADI)的最小值与第二门槛电压值进行比较后输出测试结果第二部份(FSENSE)。在本例中，在所馈入的测试信号(PADI)的最大值大于第一门槛电压值时，由触发器所构成的上升缘检测器2141输出逻辑1，反之则输出逻辑0。同样地，当所馈入的测试信号(PADI)的最小值小于第二门槛电压值时，由触发器所构成的下降缘检测器2142输出逻辑1，反之则输出逻辑0。随后，再由复位信号将该信号特性检测器复位后进入第二时段，此时测试信号(PADO)由本文档来自技高网...

【技术保护点】
一种接线垫电路，设置于集成电路芯片上，该集成电路芯片上另具有核心逻辑电路，该接线垫电路设置有：输出入接脚、电连接于所述输出入接脚与所述核心逻辑电路之间的输入缓冲器；其特征在于该接线垫电路还设置有：电连接于所述核心逻辑电路与所述输出入接脚 之间的增益可调的输出缓冲器以及电连接于所述输入缓冲器的输出端和所述增益可调的输出缓冲器的信号特性检测器。

【技术特征摘要】
1.一种接线垫电路，设置于集成电路芯片上，该集成电路芯片上另具有核心逻辑电路，该接线垫电路设置有输出入接脚、电连接于所述输出入接脚与所述核心逻辑电路之间的输入缓冲器；其特征在于该接线垫电路还设置有电连接于所述核心逻辑电路与所述输出入接脚之间的增益可调的输出缓冲器以及电连接于所述输入缓冲器的输出端和所述增益可调的输出缓冲器的信号特性检测器。2.根据权利要求1所述的接线垫电路，其特征在于所述信号特性检测器包含电连接于所述输入缓冲器的输出端的上升沿检测器以及电连接于所述输入缓冲器的输出端与所述增益可调的输出缓冲器的下降沿检测器。3.根据权利要求2所述的接线垫电路，其特征在于所述上升沿检测器与所述下降沿检测器分别由触发器构成。4.根据权利要求2所述的接线垫电路，其特征在于所述信号特性检测器还电连接至设置在所述核心逻辑电路内的暂存器，...

【专利技术属性】
技术研发人员：林坤隆，朱孟煌，
申请(专利权)人：威盛电子股份有限公司，
类型：实用新型
国别省市：71[中国|台湾]