浮栅型分栅闪存器件结构及其制作方法技术

本申请提供浮栅型分栅闪存器件结构的制造方法，包括：提供衬底及其上依次形成浮栅介质层、浮栅多晶硅层；沉积第一氮化硅层，刻蚀去除窗口区域的第一氮化硅层；形成第一侧墙介质层；沉积第二氮化硅层，并形成第二侧墙，以第一氮化硅层、第一侧墙介质层以及第二侧墙为硬质掩膜对浮栅多晶硅层进行第一次刻蚀；依次去除第二侧墙以及外露的浮栅介质层；依次沉积选择栅第一介质层、选择栅多晶硅层，在选择栅多晶硅层顶端形成选择栅第二介质层；去除第一氮化硅层，以选择栅第一介质层、选择栅第二介质层以及第一侧墙介质层为刻蚀掩膜自对准对浮栅多晶硅层进行第二次刻蚀。通过实行的自对准工艺，能够进一步减小闪存单元的面积，同时不受光刻工艺的限制。光刻工艺的限制。光刻工艺的限制。

【技术实现步骤摘要】
浮栅型分栅闪存器件结构及其制作方法


[0001]本申请涉及半导体存储器制作
，具体涉及一种浮栅(Floating
‑
gate)型分栅(split
‑
gate)闪存器件结构及其制造方法。

技术介绍

[0002]随着电子产品的快速普及，闪存flash作为当今的主流存储载体得到迅速的推广普及，其技术也得到了迅速的发展。非挥发性存储器(NVM)技术，从存储介质上分主要有浮栅(floating gate)技术和SONOS(Silicon
‑
Oxide
‑
Nitride
‑
Oxide
‑
Silicon)技术，从结构上分主要有单栅(1
‑
Transistor)、分栅(split gate)、双栅(2
‑
Transistor)等技术。Flash由于其具有长寿命，非易失性，低价格，以及易于编程、擦除的优点已被越来越广泛的应用于各种嵌入式电子产品如金融IC卡、汽车电子等应用。提高存储集成密度有利于节省芯片面积、降低制本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种浮栅型分栅闪存器件结构的制造方法，其特征在于，包括以下步骤：步骤一：提供半导体衬底，在所述半导体衬底上依次形成浮栅介质层、浮栅多晶硅层，定义出存储单元区和逻辑器件区，刻蚀去除所述逻辑器件区位置处的所述浮栅介质层和所述浮栅多晶硅层，使得在所述逻辑器件区位置处的半导体衬底中形成隔离沟槽；步骤二：沉积第一氮化硅层，刻蚀去除窗口区域的第一氮化硅层；沉积氧化硅层并各向异性刻蚀形成第一侧墙介质层；步骤三：沉积第二氮化硅层，并各向异性刻蚀形成第二侧墙，以所述第一氮化硅层、所述第一侧墙介质层以及所述第二侧墙为硬质掩膜对所述浮栅多晶硅层进行第一次刻蚀；步骤四：依次去除所述第二侧墙以及外露的所述浮栅介质层；步骤五：依次沉积选择栅第一介质层、选择栅多晶硅层，以所述第一氮化硅层为停止层进行CMP，并在所述选择栅多晶硅层顶端形成选择栅第二介质层；步骤六：去除第一氮化硅层，以所述选择栅第一介质层、所述选择栅第二介质层以及第一侧墙介质层为刻蚀掩膜自对准对所述浮栅多晶硅层进行第二次刻蚀。2.如权利要求1所述的浮栅型分栅闪存器件结构制造方法，其特征在于，在步骤一中利用STI工艺刻蚀去除所述逻辑器件区位置处的所述浮栅介质层和所述浮栅多晶硅层。3.如权利要求1所述的浮栅型分栅闪存器件结构制造方法，其特征在于，在步骤四中，通过控制刻蚀速率和刻蚀时间各向同性刻蚀去除所述第二侧墙，刻蚀的厚度为100埃至300埃。4.如权利要求1所述的浮栅型分栅闪存器件结构制造方法，其特征在于，在步骤四中，通过干法刻蚀去除所述外露的所述浮栅介质层。5.如权利要求1所述的浮栅型分栅闪存器件结构制造方法，其特征在于，在步骤五中沉积所述选择栅多晶硅层后，对所述选择栅多晶硅进行掺杂。6....

【专利技术属性】
技术研发人员：许昭昭，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：