数字化仪控系统专用集成电路及控制芯片技术方案

本发明专利技术公开了一种数字化仪控系统专用集成电路及控制芯片，所述专用集成电路包括时钟接口和多个功能模块，所述时钟接口用于将外部时钟信号接收至所述专用集成电路并传输至所述多个功能模块，所述多个功能模块用于在所述外部时钟信号的统一驱动下并行工作。本发明专利技术不执行任何软件代码，解决系统稳定性问题；数字化仪控系统专用集成电路数据并行处理机制提高数字化仪控系统整体处理速度；用户使用时只需通过设置相应参数就可以使用数字化仪控系统专用集成电路的各基础功能，降低了数字化仪控系统的技术开发门槛和开发成本，缩短了数字化仪控系统开发周期；专用集成电路在批量生产时具有体积小、功耗低、可靠性高、保密性强、成本低的优点。本低的优点。本低的优点。

【技术实现步骤摘要】
数字化仪控系统专用集成电路及控制芯片


[0001]本专利技术属于仪控设计
，具体涉及一种数字化仪控系统专用集成电路及控制芯片。

技术介绍

[0002]仪控系统的数字化，在逻辑处理、计算能力、测量与控制精确度等方面具有明显优势。从技术类型来分，当前行业内主要采用CPU(中央处理器)或FPGA(现场可编程逻辑门阵列)技术来实现数字化仪控系统，但这两种方法都有明显缺陷，为实现仪控系统的数字化造成困难。
[0003]当采用CPU技术实现数字化仪控系统时，CPU在执行软件指令时，会发生死机现象，存在稳定性的问题。其次，CPU顺序执行软件指令，处理速度存在瓶颈。而且，CPU内部运行的程序代码容易被破解复制。
[0004]而采用FPGA技术实现数字化仪控系统时，FPGA芯片的开发门槛和开发成本高，开发周期长，大规模应用时系统的成本比较高。并且，FPGA芯片的逻辑电路配置数据容易被破解复制。

技术实现思路

[0005]本专利技术要解决的技术问题是为了克服现有技术中数字化仪控系统的实现方法存在不足的缺陷，提供一种数字化仪控系统专用集成电路及控制芯片。
[0006]本专利技术是通过下述技术方案来解决上述技术问题：
[0007]本专利技术提供了一种数字化仪控系统专用集成电路，所述专用集成电路包括时钟接口和多个功能模块，所述时钟接口用于将外部时钟信号接收至所述专用集成电路并传输至所述多个功能模块，所述多个功能模块用于在所述外部时钟信号的统一驱动下并行工作。
[0008]优选地，所述多个功能模块包括：
[0009]应用控制器模块，用于和外部应用处理芯片交换数据；
[0010]输入处理模块，用于对采样数据进行校准、取绝对值、滤波、补偿、拟合、缩放和离散处理；
[0011]输出处理模块，用于对输出数据进行校准、缩放处理；
[0012]输入输出控制器模块，用于控制所述专用集成电路和外部模拟转数字芯片、外部数字转模拟芯片、外部串行通讯芯片之间的数据输入和数据输出；
[0013]数据传输模块，用于负责所述专用集成电路之间的数据交换；
[0014]内存控制器模块，用于内存数据读写。
[0015]优选地，所述多个功能模块还包括：
[0016]诊断维护模块，用于系统监测、数据存储、硬件调试、状态显示、运行参数配置、读取拨码开关配置输入、读取外部写保护状态；
[0017]看门狗控制器模块，用于输出喂狗信号；
[0018]电源管理模块，用于控制外部十二组输入输出电路的电源；
[0019]时钟监测模块，用于监测输入时钟信号。
[0020]优选地，所述专用集成电路还包括以下对外接口：
[0021]应用接口，用于实现所述应用控制器模块与所述外部应用处理芯片之间的连接；
[0022]输入输出接口，用于实现所述输入输出控制器模块与所述外部模拟转数字(ADC)芯片、所述外部数字转模拟(DAC)芯片、所述外部串行通讯芯片之间的连接；
[0023]内存接口，用于实现所述内存控制器模块和外部内存芯片之间的连接；
[0024]数据传输接口，用于实现所述数据传输模块和其它专用集成电路之间的连接。
[0025]优选地，所述专用集成电路还包括以下对外接口：
[0026]诊断维护接口，用于实现所述诊断维护模块与外部系统电压采样芯片、存储芯片、逻辑分析仪、状态灯、拨码开关的连接；
[0027]所述时钟接口，还用于实现所述时钟监测模块与外部主副时钟的连接；
[0028]看门狗接口，用于实现所述看门狗控制器模块与外部看门狗电路的连接；
[0029]电源管理接口，用于实现所述电源管理模块与所述外部十二组输入输出电路的电源使能信号的连接。
[0030]优选地，所述专用集成电路的工作模式包括：启动模式、自检模式、校准模式、运行模式和故障模式。
[0031]优选地，在发生复位或时钟失效时，所述专用集成电路进入或保持所述启动模式；或，
[0032]在所述启动模式下，如果发生故障错误，所述专用集成电路进入所述故障模式；如果判断配置正确后，所述专用集成电路进入所述自检模式；或，
[0033]在所述自检模式下，如果外部写保护无效，所述专用集成电路进入所述校准模式；如果外部写保护有效且自检不通过，所述专用集成电路进入所述故障模式；如果外部写保护有效且自检通过，所述专用集成电路进入所述运行模式；或，
[0034]在所述运行模式下，如果外部写保护无效，所述专用集成电路进入所述校准模式；如果外部写保护有效且发生故障错误，所述专用集成电路进入所述故障模式；或
[0035]在所述校准模式下，如果外部写保护有效，所述专用集成电路进入所述启动模式；或，
[0036]当发生外部电源故障时，所述专用集成电路进入所述故障模式，在所述故障模式下：如果所述外部电源故障转为正常，所述专用集成电路进入所述启动模式；如果外部写保护无效，所述专用集成电路进入所述校准模式。
[0037]优选地，所述专用集成电路通过所述应用接口访问应用处理芯片地址空间；应用处理芯片通过所述应用接口访问所述专用集成电路地址空间。
[0038]本专利技术还提供了一种数字化仪控系统控制芯片，所述数字化仪控系统控制芯片包括上述的数字化仪控系统专用集成电路。
[0039]本专利技术的积极进步效果在于：本专利技术不执行任何软件代码，解决系统稳定性问题；数字化仪控系统专用集成电路数据并行处理机制提高数字化仪控系统整体处理速度；用户使用时只需通过设置相应参数就可以使用数字化仪控系统专用集成电路的各基础功能，降低了数字化仪控系统的技术开发门槛和开发成本，缩短了数字化仪控系统开发周期；专用
集成电路在批量生产时具有体积小、功耗低、可靠性高、保密性强、成本低的优点。
附图说明
[0040]图1为本申请较佳实施例的数字化仪控系统专用集成电路的结构示意图。
[0041]图2为本申请较佳实施例的数字化仪控系统专用集成电路的模拟输入数据处理的流程图。
[0042]图3为本申请较佳实施例的数字化仪控系统专用集成电路的模拟输出数据处理的流程图。
[0043]图4为本申请较佳实施例的数字化仪控系统专用集成电路的串行通讯数据处理的流程图。
[0044]图5为本申请较佳实施例的数字化仪控系统专用集成电路的工作模式切换的示意图。
[0045]图6为本申请较佳实施例的数字化仪控系统专用集成电路和应用处理芯片的地址空间的示意图。
具体实施方式
[0046]下面通过实施例的方式进一步说明本专利技术，但并不因此将本专利技术限制在所述的实施例范围之中。
[0047]本实施例提供一种数字化仪控系统专用集成电路，所述专用集成电路包括时钟接口和多个功能模块，所述时钟接口用于将外部时钟信号接收至所述专用集成电路并传输至所述多个功能模块，所述多个功能模块用于在所述外部时钟信号的统一驱动下并行工作。图1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数字化仪控系统专用集成电路，其特征在于，所述专用集成电路包括时钟接口和多个功能模块，所述时钟接口用于将外部时钟信号接收至所述专用集成电路并传输至所述多个功能模块，所述多个功能模块用于在所述外部时钟信号的统一驱动下并行工作。2.如权利要求1所述的数字化仪控系统专用集成电路，其特征在于，所述多个功能模块包括：应用控制器模块，用于和外部应用处理芯片交换数据；输入处理模块，用于对采样数据进行校准、取绝对值、滤波、补偿、拟合、缩放和离散处理；输出处理模块，用于对输出数据进行校准、缩放处理；输入输出控制器模块，用于控制所述专用集成电路和外部模拟转数字芯片、外部数字转模拟芯片、外部串行通讯芯片之间的数据输入和数据输出；数据传输模块，用于负责所述专用集成电路之间的数据交换；内存控制器模块，用于内存数据读写。3.如权利要求1所述的数字化仪控系统专用集成电路，其特征在于，所述多个功能模块还包括：诊断维护模块，用于系统监测、数据存储、硬件调试、状态显示、运行参数配置、读取拨码开关配置输入、读取外部写保护状态；看门狗控制器模块，用于输出喂狗信号；电源管理模块，用于控制外部十二组输入输出电路的电源；时钟监测模块，用于监测输入时钟信号。4.如权利要求2所述的数字化仪控系统专用集成电路，其特征在于，所述专用集成电路还包括以下对外接口：应用接口，用于实现所述应用控制器模块与所述外部应用处理芯片之间的连接；输入输出接口，用于实现所述输入输出控制器模块与所述外部模拟转数字芯片、所述外部数字转模拟芯片、所述外部串行通讯芯片之间的连接；内存接口，用于实现所述内存控制器模块和外部内存芯片之间的连接；数据传输接口，用于实现所述数据传输模块和其它专用集成电路之间的连接。5.如权利要求3所述的数字化仪控系统专用集成电路，其特征在于，所述专用集成电路还包括以下对外接口：诊断维护接口，用于实现所述诊断维护模块与外部系统电压采样芯片、存储芯片、逻...

【专利技术属性】
技术研发人员：高斌华，冯雪，朱怀宇，吴艺璇，冯懿，王炜瑟，王静雯，颜林峰，葛立炎，
申请(专利权)人：国核自仪系统工程有限公司，
类型：发明
国别省市：