发光二极管及显示面板制造技术

本发明专利技术涉及一种发光二极管及显示面板，该发光二极管至少包括N型半导体层、P型半导体层和有源层，该有源层形成于所述N型半导体层与所述P型半导体层之间，所述有源层包括多个量子阱层和多个垒层，各所述量子阱和各所述垒层交替堆叠，其中，至少一层所述垒层为变势垒层，所述变势垒层沿所述N型半导体层至所述P型半导体层的方向，所述变势垒层的局部或全部的势垒高度由高变低。本发明专利技术，通过在有源层设置变势垒层，通过使变势垒层的势垒高度沿N型半导体层至P型半导体层的方向局部或全部由高变低，有利于增强有源层对电子的限制能力，减少电子在有源层外的复合，增加电子和空穴在有源区的复合几率，提高发光效率。提高发光效率。提高发光效率。

【技术实现步骤摘要】
发光二极管及显示面板


[0001]本专利技术涉及半导体领域，尤其涉及发光二极管及显示面板。

技术介绍

[0002]如今，发光二极管的应用广泛，它是通过半导体材料中导带电子和价带空穴的辐射复合产生光子，将电能直接转化为光能的电子元器件，与传统光源相比，其具有高效、节能、环保和长寿等优点。
[0003]在现有的一些发光二极管中，电子的有效质量比空穴小，但电子的迁移率比空穴大，会导致没有被限制在有源区的电子会在有源区之外发生复合发光，产生其他波段光源，进而减少有源区内载流子数目，降低有源区电子与空穴的复合几率，导致影响发光效率。
[0004]因此，如何增强有源区对电子限制的能力，减少电子在有源区之外复合，是亟需解决的问题。

技术实现思路

[0005]鉴于上述现有技术的不足，本申请的目的在于提供发光二极管及显示面板，旨在增强有源区对电子限制的能力，减少电子在有源区之外复合，提高发光效率。
[0006]一种发光二极管，至少包括：
[0007]N型半导体层；
[0008]P型半导体层；以及
[0009]有源层，形成于所述N型半导体层与所述P型半导体层之间，所述有源层包括多个量子阱层和多个垒层，各所述量子阱和各所述垒层交替堆叠，其中，至少一层所述垒层为变势垒层，所述变势垒层沿所述N型半导体层至所述P型半导体层的方向，所述变势垒层的局部或全部的势垒高度由高变低。
[0010]本专利技术的发光二极管在有源层设置变势垒层，通过使变势垒层的势垒高度沿N型半导体层至P型半导体层的方向局部或全部由高变低，增强了有源层对电子的限制能力，减少电子在有源层外的复合，增加电子和空穴在有源区的复合几率，提高发光效率。
[0011]可选的，在所述变势垒层中，所述变势垒层的最高势垒处与N型半导体层的距离最近。进一步增强了有源层对电子的限制能力，有利于提高发光效率。
[0012]可选的，所述变势垒层包括沿所述N型半导体层至所述P型半导体层的方向依次设置的：
[0013]势垒渐变部，所述势垒渐变部沿所述N型半导体层至所述P型半导体层的方向的势垒高度由高变低；和
[0014]势垒恒定部，所述势垒恒定部的势垒高度保持恒定，且所述势垒恒定部的势垒高度等于所述渐变部的最低势垒高度。
[0015]此处，通过在变势垒层设置该势垒渐变部实现对电子限制能力的提高，而通过在变势垒层设置势垒恒定部，使得势垒渐变部仅占据变势垒层的部分厚度区域，而并非全部
厚度区域，有利于减少变势垒层中与电子限制能力相关的组分被氧化的量，从而提高有变势垒层对电子限制能力的稳定性。
[0016]可选的，各所述垒层中，至少一层所述垒层为恒势垒层，，所述恒势垒层的势垒高度保持恒定，所述变势垒层的平均势垒高度高于所述恒势垒层的势垒高度。
[0017]可选的，所述有源层包括：
[0018]第一子有源层，包括交替堆叠的多个所述量子阱层和多个所述恒势垒层；
[0019]第二子有源层，包括交替堆叠的多个所述量子阱层和多个所述变势垒层。
[0020]可选的，沿所述N型半导体层至所述P型半导体层的方向，所述恒势垒层和所述变势垒层依次设置，使得电子从N型半导体层至P型半导体层的方向移动的过程中，先经过第一子有源层，再经过第二子有源层，更有利于将电子限制在有源层。
[0021]可选的，沿所述N型半导体层至所述P型半导体层的方向，各所述变势垒层和各所述恒势垒层依次设置。
[0022]可选的，所述第二子有源层的量子阱层比所述第一子有源层的量子阱层厚。增长了电子通过第二子有源层的量子阱层的移动路径，有利于提高电子和空穴的复合几率，进而提高发光效率。
[0023]可选的，所述第一子有源层的量子阱层厚度范围包括4
‑
6nm，所述第二子有源层的量子阱厚度范围包括5
‑
7nm。
[0024]可选的，沿所述N型半导体层至所述P型半导体层的方向，各所述变势垒层位于相邻的两所述恒势垒层之间。
[0025]可选的，沿所述N型半导体层至所述P型半导体层的方向，各所述恒势垒层和各所述变势垒层交错。
[0026]可选的，所述恒势垒层的势垒高度等于所述变势垒层的最低势垒高度。
[0027]可选的，所述恒势垒层的势垒高度高于所述变势垒层的最低势垒高度，且低于所述变势垒层的最高势垒高度。
[0028]可选的，所述势垒渐变部的厚度范围包括2
‑
4nm，所述势垒恒定部的厚度范围包括1
‑
3nm。
[0029]可选的，所述量子阱层为铝镓铟磷阱层，所述垒层为铝镓铟磷垒层，所述垒层中的铝组分的占比高于所述量子阱层中铝组分的占比。
[0030]可选的，所述量子阱层为(Al
A
Ga1‑
A
)
0.5
In
0.5
P阱层，其中，0.2≤A≤0.3，所述垒层为(Al
B
Ga1‑
B
)
0.5
In
0.5
P垒层，其中，0.6≤B≤0.8。
[0031]可选的，所述N型半导体层包括N型波导层和N型限制层，所述N型限制层形成于所述N型波导层上；
[0032]所述P型半导体层包括P型波导层和P型限制层，所述P型波导层形成于所述P型限制层上；
[0033]其中，所述有源层形成于所述N型波导层和所述P型波导层之间。
[0034]可选的，所述发光二极管还包括：
[0035]衬底；
[0036]缓冲层，形成于所述衬底上；
[0037]反射层，形成于所述缓冲层上，所述N型半导体层形成于所述反射层上；以及
[0038]电流扩展层，形成于所述P型半导体层上。
[0039]可选的，所述发光二极管还包括：
[0040]第一电极，与所述N型半导体层连接；以及
[0041]第二电极，与所述P型半导体层连接。
[0042]基于同样的构思，本专利技术还提供一种显示面板，包括：
[0043]基板；
[0044]发光二极管，设置于所述基板上，所述发光二极管为上述任一种所述的发光二极管。
[0045]本专利技术的显示面板，通过设置上述任一种发光二极管，能够增强有源层对电子的限制能力，减少电子在有源层外的复合，增加电子和空穴在有源区的复合几率，提高发光效率。
附图说明
[0046]图1为本专利技术的发光二极管的一示例性的示意图；
[0047]图2为第一子有源层的一示例性的结构示意图；
[0048]图3为第二子有源层的一示例性的结构示意图；
[0049]图4显示为一示例性的发光二极管的局部势垒高度分布示意图；
[0050]图5显示为另一示例性的发光二极管的局部势垒高度分布示意图；
[0051]图6显示为又一示例性的发光二极管的局部势垒高度分布示意图；本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种发光二极管，其特征在于，至少包括：N型半导体层；P型半导体层；以及有源层，形成于所述N型半导体层与所述P型半导体层之间，所述有源层包括多个量子阱层和多个垒层，各所述量子阱和各所述垒层交替堆叠，其中，至少一层所述垒层为变势垒层，所述变势垒层沿所述N型半导体层至所述P型半导体层的方向，所述变势垒层的局部或全部的势垒高度由高变低。2.根据权利要求1所述的发光二极管，其特征在于：在所述变势垒层中，所述变势垒层的最高势垒处与N型半导体层的距离最近。3.根据权利要求2所述的发光二极管，其特征在于：所述变势垒层包括沿所述N型半导体层至所述P型半导体层的方向依次设置的：势垒渐变部，所述势垒渐变部沿所述N型半导体层至所述P型半导体层的方向的势垒高度由高变低；和势垒恒定部：所述势垒恒定部的势垒高度保持恒定，且所述势垒恒定部的势垒高度等于所述渐变部的最低势垒高度。4.根据权利要求2所述的发光二极管，其特征在于：各所述垒层中，至少一层所述垒层为恒势垒层，所述恒势垒层的势垒高度保持恒定，所述变势垒层的平均势垒高度高于所述恒势垒层的势垒高度。5.根据权利要求4所述的发光二极管，...

【专利技术属性】
技术研发人员：谷鹏军，
申请(专利权)人：重庆康佳光电技术研究院有限公司，
类型：发明
国别省市：