发光芯片的外延结构、发光芯片及显示背板制造技术

本发明专利技术涉及一种发光芯片的外延结构、发光芯片及显示背板，发光芯片的有源层包括多个交替生长的量子阱层和量子垒层，且量子垒层包括第三势垒子层，以及分别位于第三势垒子层上、下两侧的第一势垒子层和第五势垒子层，第一势垒子层、第五势垒子层与量子阱层的晶格常数之差，小于第三势垒子层与所述量子阱层的晶格常数之差，使得因晶格失配导致的量子限制斯塔克效应得以遏制，减小能带弯曲，使电子和空穴的辐射复合效率得到提升；第三势垒子层参杂有P型杂质，注入到量子阱中的空穴数显著增加，空穴可尽可能均匀的分布在所有量子阱中，可进一步提升电子和空穴的辐射复合效率，从而提升内量子效率。量子效率。量子效率。

【技术实现步骤摘要】
发光芯片的外延结构、发光芯片及显示背板


[0001]本专利技术涉及半导体器件领域，尤其涉及一种发光芯片的外延结构、发光芯片及显示背板。

技术介绍

[0002]GaN(氮化镓)基多量子阱结构LED，内量子效率的提高取决于阱层内载流子辐射复合效率的提高。辐射复合效率主要受以下几个因素影响：载流子注入均匀性、量子限制斯塔克效应(Quant um
‑
Confined Stark Effect,QCSE)、阱层材料的结晶质量、界面的陡峭程度、载流子限制等。发光芯片的发光效率主要包括内量子效率和外量子效率，内量子效率是单位时间内产生的光子数和单位时间内注入的电子
‑
空穴对数的比值，而外量子效率是单位时间发射到外部的光子数和单位时间内注入的电子
‑
空穴对数的比值。
[0003]对于空穴，由于其具有较大的有效质量，低的空穴迁移率使得空穴很难越过量子阱势垒，进入其它量子阱中，因此空穴主要存在于最接近P区的一两个量子阱中。大量LED电子空穴分布方面的研究也表明，电子在量子阱中基本上均匀分布(所有量子阱中呈现均匀分布)，而空穴主要存在于最接近于P区的一两个量子阱中，也即空穴在量子阱中呈现不均匀分布，使得电子与空穴的复合概率下降。而量子限制斯塔克效应是由于GaN材料本来的自发极化和外延薄膜中材料的晶格失配引起的压电极化共同影响的；量子限制斯塔克效应使能带发生弯曲，电子与空穴的波函数在空间上发生分离，也使得电子与空穴的复合概率下降，降低内量子效率。
[0004]因此，如何解决发光芯片的外延结构中，空穴分布不均匀问题和遏制限制斯塔克效应，是亟需解决的问题。

技术实现思路

[0005]鉴于上述相关技术的不足，本申请的目的在于提供一种发光芯片的外延结构、发光芯片及显示背板，旨在解决现有发光芯片的外延结构中，空穴分布不均匀以及存在较强的限制斯塔克效应的问题。
[0006]一种发光芯片的外延结构，包括有源层，所述有源层包括多个交替生长的量子阱层和量子垒层；
[0007]所述量子垒层包括第三势垒子层，以及分别位于所述第三势垒子层上、下两侧的第一势垒子层和第五势垒子层，所述第一势垒子层和第五势垒子层分别与位于所述第三势垒子层上、下两侧的所述量子阱层接触；
[0008]所述第一势垒子层、第五势垒子层与所述量子阱层的晶格常数之差，小于所述第三势垒子层与所述量子阱层的晶格常数之差；所述第三势垒子层参杂有P型杂质。
[0009]上述发光芯片的外延结构中，其有源层包括交替生长的量子阱层和量子垒层，且量子垒层包括第三势垒子层，以及分别位于第三势垒子层上、下两侧的第一势垒子层和第五势垒子层，第一势垒子层和第五势垒子层分别与位于第三势垒子层上、下两侧的所述量
子阱层接触；由于第一势垒子层、第五势垒子层与量子阱层的晶格常数之差，小于第三势垒子层与所述量子阱层的晶格常数之差；从而因晶格失配导致的量子限制斯塔克效应得以遏制，从而减小能带弯曲，并使得电子和空穴的辐射复合效率得到提升，提升了内量子效率；
[0010]另外，第三势垒子层参杂有P型杂质，使得注入到量子阱中的空穴数显著增加，空穴不再局限于只存在于最接近P区的一两个量子阱中，而是尽可能均匀的分布在所有量子阱中，空穴的分布均匀性得到改善，量子效率峰值向大电流方向移动，可进一步提升电子和空穴的辐射复合效率，从而提升内量子效率。
[0011]基于同样的专利技术构思，本申请还提供一种发光芯片，所述发光芯片包括如上所述的外延结构。
[0012]由于该发光芯片采用了上述外延结构，因此其因晶格失配导致的量子限制斯塔克效应也得以遏制，空穴的分布均匀性得到了改善，且电子和空穴的辐射复合效率也得到提升。
[0013]基于同样的专利技术构思，本申请还提供一种显示背板，所述显示背板包括背板主体，所述背板主体上设置有多个固晶区；所述显示背板还包括设置于所述固晶区内的发光芯片，至少一颗所述发光芯片为如上所述的发光芯片。
[0014]由于该发光芯片采用了上述发光芯片，其相对现有显示背板，出光效率更高，显示效果更好，用户体验的满意度更好。
附图说明
[0015]图1为本专利技术实施例提供的发光芯片的外延结构示意图一；
[0016]图2为本专利技术实施例提供的发光芯片的外延结构示意图二；
[0017]图3为本专利技术实施例提供的有源层结构示意图一；
[0018]图4为本专利技术实施例提供的有源层结构示意图二；
[0019]图5为本专利技术另一可选实施例提供的发光芯片的外延结构制作流程示意图；
[0020]图6为本专利技术另一可选实施例提供的发光芯片结构示意图一；
[0021]图7为本专利技术另一可选实施例提供的发光芯片结构示意图二；
[0022]图8为本专利技术另一可选实施例提供的量子阱层和量子垒层交替设置示意图；
[0023]附图标记说明：
[0024]1‑
量子阱层，2
‑
量子垒层，21
‑
第一势垒子层，22
‑
第二势垒子层，23
‑
第三势垒子层，24
‑
第四势垒子层，25
‑
第五势垒子层，61
‑
衬底，62
‑
第一半导体层，63
‑
第一电极，64
‑
有源层，65
‑
载流子阻挡层，66
‑
第二半导体层，67
‑
第二电极。
具体实施方式
[0025]为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。
[0026]除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的
的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具
体的实施方式的目的，不是旨在于限制本申请。
[0027]相关技术中，空穴主要存在于最接近于P区的一两个量子阱中，也即空穴在量子阱中呈现不均匀分布，使得电子与空穴的复合概率下降；且GaN材料的自发极化和外延薄膜中材料的晶格失配引起的压电极化共同影响量子限制斯塔克效应；量子限制斯塔克效应使能带发生弯曲，电子与空穴的波函数在空间上发生分离，也使得电子与空穴的复合概率下降，降低了内量子效率。
[0028]基于此，本申请希望提供一种能够解决上述技术问题的方案，其详细内容将在后续实施例中得以阐述。
[0029]本实施例所示例的发光芯片的外延结构，其有源层包括交替生长的量子阱层和量子垒层，且量子垒层包括第三势垒子层，以及分别位于第三势垒子层上、下两侧的第一势垒子层和第五势垒子层，第一势垒子层、第五势垒子层与量子阱层的晶格常数之差，小于第三势垒子层与所述量子阱层本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种发光芯片的外延结构，包括有源层，其特征在于，所述有源层包括多个交替生长的量子阱层和量子垒层；所述量子垒层包括第三势垒子层，以及分别位于所述第三势垒子层上、下两侧的第一势垒子层和第五势垒子层，所述第一势垒子层和第五势垒子层分别与位于所述第三势垒子层上、下两侧的所述量子阱层接触；所述第一势垒子层、第五势垒子层与所述量子阱层的晶格常数之差，小于所述第三势垒子层与所述量子阱层的晶格常数之差；所述第三势垒子层参杂有P型杂质。2.如权利要求1所述的发光芯片的外延结构，其特征在于，所述量子阱层包括InGaN层；所述第一势垒子层和第五势垒子层为在第一氮气环境和第一温度下生长的InN子层。3.如权利要求2所述的发光芯片的外延结构，其特征在于，所述第一氮气环境为纯氮气环境，所述第一温度的取值为650℃至750℃，生长所述InN子层采用的第一生长压力的取值为300mbar至600mbar，生长的所述InN子层的厚度小于等于1.5nm。4.如权利要求1
‑
3任一项所述的发光芯片的外延结构，其特征在于，所述量子垒层还包括位于所述第一势垒子层和第三势垒子层之间的第二势垒子层，以及位于所述第三势垒子层和第五势垒子层之间的第四势垒子层；所述第一势垒子层、第五势垒子层与所述量子阱层的晶格常数之差，小于所述第二势垒子层、第四势垒子层与所述量子...

【专利技术属性】
技术研发人员：翟小林，杨顺贵，
申请(专利权)人：重庆康佳光电技术研究院有限公司，
类型：发明
国别省市：