具有发光二极管的轴向型光电器件及其制造方法技术

本发明专利技术涉及一种包括一个或多个发光二极管(DEL)的光电器件(55)，每个发光二极管包括三维半导体元件(26)、搁置在三维半导体元件上的有源区域(40)、以及覆盖有源区域的半导体层(44；46；48)的堆叠件(42)，有源区域包括多个量子阱(50)，该堆叠件与多个量子阱直接物理接触。触。触。

【技术实现步骤摘要】
【国外来华专利技术】具有发光二极管的轴向型光电器件及其制造方法
[0001]本专利申请要求法国专利申请FR19/06899的优先权权益，该申请通过引用结合于此。


[0002]本专利技术总体上涉及具有包括三维半导体元件(例如微丝，纳米线，微米或纳米范围的圆锥形、截头圆锥形、金字塔形或截头金字塔形元件)的发光二极管的光电器件、以及制造这种器件的方法。

技术介绍

[0003]在此更特别地考虑包括形成在每个三维元件的顶部处的有源区域的轴向型发光二极管的改进。称由发光二极管递送的大部分电磁辐射从其发射的区为发光二极管的有源区域。
[0004]本文中考虑的三维元件包括主要包含III族元素和V族元素的半导体材料(例如氮化镓GaN)，下文称为III
‑
V族化合物。这种器件例如在专利US9728680中进行了描述。
[0005]每个有源区域被夹在通常掺杂有第一导电性类型的相关联的三维半导体元件和具有与半导体元件相同的III
‑
V族化合物并且掺杂有相反导电性类型的半导体层之间。
[0006]根据示例，有源区域可以包括限制装置。有源区域可以包括至少一个量子阱，该至少一个量子阱包括带隙能量小于三维半导体元件的和半导体层的带隙能量的、优选地插入在两个势垒层之间的半导体材料层，因此改善电荷载流子的限制，并且势垒层可以由与三维半导体元件相同并且非有意掺杂的材料制成。每个量子阱可以包括三元合金，该三元合金包括对应于III
‑
V族化合物的III族元素的第一III族元素以及至少一个第二III族元素，并且每个势垒层可以包括III
‑
V族化合物。
[0007]有源区域可以包括量子阱的堆叠件，以增加由有源区域发射的光的量。然而，特别地由于空穴的扩散长度比电子扩散长度小得多的事实，在操作中只有有源区域的量子阱的一部分可以发射光。

技术实现思路

[0008]因此，本专利技术的目的是至少部分克服前面描述的光电器件及其制造方法的缺点。
[0009]实施例的另一目的是改善具有轴向型发光二极管的光电器件的发射性能。
[0010]实施例提供了一种包括一个或多个发光二极管的光电器件，每个发光二极管包括三维半导体元件、搁置在三维半导体元件上的有源区域、以及覆盖有源区域的半导体层的堆叠件，有源区域包括多个量子阱，所述堆叠件与多个量子阱机械接触。
[0011]根据实施例，每个有源区域包括基部、侧部和顶部，基部搁置在三维半导体元件上，量子阱包括在侧部上暴露的边缘，所述堆叠件覆盖侧部和顶部。
[0012]根据实施例，每个有源区域具有半顶角β的金字塔或截头金字塔的形状，其基部搁置在三维半导体元件上。
[0013]根据实施例，角度β大于0
°
，优选地在从5
°
至80
°
的范围内，更优选地在从20
°
至30
°
的范围内。
[0014]根据实施例，半导体层的堆叠件包括平行于形成堆叠件的半导体层的晶体材料的生长方向的侧壁。
[0015]根据实施例，每个有源区域具有圆柱形形状，其中基部搁置在三维半导体元件上。
[0016]根据实施例，三维半导体元件沿着平行轴线延伸，并且每个三维半导体元件包括下部部分和相对于下部部分张开并且内接在半顶角α的截锥体内的上部部分。
[0017]根据实施例，角度α小于0
°
，优选地在从5
°
至50
°
的范围内，更优选地在从5
°
至30
°
的范围内。
[0018]根据实施例，每个三维半导体元件的至少一部分是微丝、纳米线或微米或纳米范围的截头圆锥形元件。
[0019]根据实施例，三维半导体元件包括III
‑
V族化合物。
[0020]根据实施例，三维半导体元件是n型掺杂的。
[0021]根据实施例，每个堆叠件包括由p型掺杂的III
‑
V族化合物制成的半导体层。
[0022]根据实施例，每个堆叠件包括至少一个电子阻挡层。
[0023]根据实施例，每个量子阱包括三元合金，该三元合金包括第一III族元素、III
‑
V族化合物的V族元素和第二III族元素。
[0024]根据实施例，该器件包括三到十个量子阱。
[0025]根据实施例，所述堆叠件与每个量子阱机械接触。
[0026]实施例提供了一种制造包括一个或多个发光二极管的光电器件的方法，该方法对于每个发光二极管包括：形成三维半导体元件、形成搁置在三维半导体元件上的有源区域、以及形成覆盖有源区域的半导体层的堆叠件，有源区域包括多个量子阱，所述堆叠件与多个量子阱机械接触。
[0027]根据实施例，三维半导体元件包括III
‑
V族化合物。每个量子阱包括三元合金，该三元合金包括第一III族元素、III
‑
V族化合物的V族元素和第二III族元素。量子阱被包含III
‑
V族化合物的势垒层分离，并且对于每个势垒层的生长，III
‑
V族化合物的III族元素的原子流量与V族元素的原子流量之比小于1。
[0028]因此，实施例提供了一种制造包括发光二极管的光电器件的方法，该方法包括形成由III
‑
V族化合物制成的沿平行轴线延伸的三维半导体元件，并且每个三维半导体元件包括下部部分和相对于下部部分张开并且内接在具有半顶角α的截锥体内的上部部分。该方法还包括：对于每个半导体元件，形成覆盖上部部分的顶部的有源区域；并在低于10mPa的压力下通过气相沉积、通过使用沿相对于竖直轴线倾斜角度θ
III
的第一方向的III族元素的流量和沿相对于竖直轴线倾斜角度θ
V
的第二方向的V族元素的流量形成覆盖有源区域的至少一层III
‑
V族化合物半导体层，两个角度θ
III
和θ
V
中的最大者小于角度α。
[0029]根据实施例，半导体层通过分子束外延形成。
[0030]根据实施例，用于形成半导体层的III/V比小于1.4，优选地小于1.3。
[0031]根据实施例，角度α小于0
°
，优选地在从5
°
至50
°
的范围内，更优选地在从5
°
至30
°
的范围内。
[0032]根据实施例，三维半导体元件的上部部分通过分子束外延形成。
[0033]根据实施例，用于形成三维半导体元件的上部部分的III/V比大于1.1。
[0034]根据实施例，三维半导体元件的下部部分通过分子束外延形成。
[0035]根据实施例，用于形成三维半导体元件的下部部分的III/V比小于1.4。
[0036]根据实施例，形成三维半导体元本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种包括一个或多个发光二极管(DEL)的光电器件(55；58；60；65)，每个发光二极管包括三维半导体元件(26)、搁置在所述三维半导体元件上的有源区域(40)、以及覆盖所述有源区域的半导体层的堆叠件(42)，所述有源区域包括多个量子阱(50)，所述堆叠件与多个量子阱机械接触。2.根据权利要求1所述的器件，其中每个有源区域(40)包括基部、侧部(56)和顶部(57)，所述基部搁置在所述三维半导体元件(26)上，所述量子阱包括在所述侧部上暴露的边缘，所述堆叠件(42)覆盖所述侧部和所述顶部。3.根据权利要求2所述的器件，其中每个有源区域(40)具有半顶角β的金字塔或截头金字塔的形状，其基部搁置在所述三维半导体元件(26)上。4.根据权利要求3所述的器件，其中角度β大于0
°
，优选地在从5
°
至80
°
的范围内，更优选地在从20
°
至30
°
的范围内。5.根据权利要求4所述的器件，其中所述半导体层的堆叠件(42)包括平行于形成所述堆叠件的半导体层的晶体材料的生长方向C的侧壁。6.根据权利要求2所述的器件，其中每个有源区域(40)具有圆柱形形状，其基部搁置在所述三维半导体元件(26)上。7.根据权利要求1至6中任一项所述的器件，其中所述三维半导体元件(26)沿着平行轴线延伸，并且每个三维半导体元件包括下部部分(62)和相对于所述下部部分张开并且内接在半顶角α的截锥体内的上部部分(64)。8.根据权利要求7所述的器件，其中角度α大于0
°
，优选地在从5
°
至50
°
的范围内，更优选地在从5
°
至30
°
的范围内。9.根据权利要求1至8中任一项所述的器件，其中每个三维半导体元件(26)的至少一部分是微丝、纳米线...

【专利技术属性】
技术研发人员：马里恩，
申请(专利权)人：原子能与替代能源委员会格勒诺布尔大学，
类型：发明
国别省市：