芯片内部的待测节点检测电路制造技术

芯片内部的待测节点检测电路，属于集成电路领域，本实用新型专利技术为解决传统的芯片内部待检测节点检测方式不利于减小单块芯片的面积成本和增加焊盘功能的复用率的问题。本实用新型专利技术包括比较器COMP1～COMPn+1、电阻R1～Rn+2、反相器INV1～INVn+1、与非门NAND1～NANDn、或非门NOR1～NORn、开关SW1～SWn和NMOS管M1，只需要一个输入指引焊盘PAD和一个输出检测焊盘PAD，就能够对芯片内的多个待测节点进行电流电压的测试。电压的测试。电压的测试。

【技术实现步骤摘要】
芯片内部的待测节点检测电路


[0001]本技术涉及一种减小焊盘占用面积的待测节点检测电路，属于集成电路领域。

技术介绍

[0002]芯片的内部一般由成千上万的物理器件搭建成集成电路，不同的电路模块负责不同的功能，常见的功能模块有带隙基准，线性稳压器，高速主通道，在这些模块的内部，必须在关键节点设置测试点，可以测试其电压值或者电流值，以评估晶圆的工艺偏差是否影响到这些关键节点数值，以便评估芯片性能，给后续芯片改进提供方向。
[0003]图1传统的芯片内部待测节点检测方式，TP1～TPN是芯片内部的N个待测节点，电阻R1～RN是N个高阻值电阻，PAD1～PADN是芯片上的N个焊盘，每个待测节点通过一个高阻值电阻连接一个焊盘PAD，每个焊盘PAD尺寸是75um
×
75um。当需要检测芯片内部的指定待测节点时，用探针接触对应的的焊盘PAD。芯片内设置的待测节点数量N越大，焊盘PAD占用芯片的面积越大，而芯片本身的尺寸有限，这种检测方式不利于减小单块芯片的面积成本和增加焊盘功能的复用率。

技术实现思路
r/>[0004]本本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.芯片内部的待测节点检测电路，其特征在于，包括比较器COMP1～COMPn+1、电阻R1～Rn+2、反相器INV1～INVn+1、与非门NAND1～NANDn、或非门NOR1～NORn、开关SW1～SWn和NMOS管M1；测试电路的使能信号线CTRL同时连接NMOS管M1的栅极、反相器INVn+1的输入端和比较器COMP1～COMPn+1的使能端；电阻R1～Rn+2串联，电阻R1连接NMOS管M1的漏端，电阻Rn+2连接电源VDD，NMOS管M1的源端接地；芯片输入检测焊盘PADIN同时连接比较器COMP1～COMPn+1的正相输入端，任一个比较器COMPi的反相输入端连接Ri和Ri+1的连接节点，i＝1,2,...,n+1；反相器INVn+1的输出端同时连接反相器INV1～INVn的输入端；反相器INV1～INVn的输出端相对应的和与...

【专利技术属性】
技术研发人员：谢勇坚，方永松，黄建宝，庄艳萍，
申请(专利权)人：厦门科技产业化集团有限公司，
类型：新型
国别省市：