一种无源晶振测试电路制造技术

本发明专利技术公开了一种无源晶振测试电路，包括：起振驱动模块、晶振起振模块及起振信号输出模块；起振驱动模块包括驱动芯片；晶振起振模块包括：第一电容、第二电容、待测无源晶振以及第一电阻；待测无源晶振的信号输入端与第一电阻的第一端连接，信号输出端与驱动芯片的无源晶振信号输入端连接,接地端接地；第一电阻的第二端与驱动芯片的无源晶振信号输出端连接，且第一电阻外接一电流测试装置；第一电容的第一端接地，第二端与待测无源晶振的信号输出端连接；第二电容的第一端接地，第二端与第一电阻的第一端连接；驱动芯片的起振信号输出端与起振信号输出模块连接，起振信号输出模块外接示波器。通过实施本发明专利技术能对无源晶振的性能参数进行测试。能参数进行测试。能参数进行测试。

【技术实现步骤摘要】
一种无源晶振测试电路


[0001]本专利技术涉及电子电路
，尤其涉及一种无源晶振测试电路。

技术介绍

[0002]硬件设计选型时，对于无源晶振的指标和性能参数均依赖于产品规格书，而在实际情况中无源晶振的性能往往与产品规格书往往会存在差异，仅依靠产品规格书来确定无源晶振的性能参数可能会存在一定的误差。

技术实现思路

[0003]本专利技术实施例提供一种无源晶振测试电路，能够实现对无源晶振的性能参数进行测试。
[0004]本专利技术一实施例无源晶振测试电路，包括：起振驱动模块、晶振起振模块以及起振信号输出模块；起振驱动模块包括驱动芯片；所述晶振起振模块包括：第一电容、第二电容、待测无源晶振以及第一电阻；其中，所述第一电容和第二电容为可调节电容，所述第一电阻为可调节电阻；所述待测无源晶振的信号输入端与第一电阻的第一端连接，所述待测无源晶振的信号输出端与所述驱动芯片的无源晶振信号输入端连接,所述待测无源晶振的接地端接地；所述第一电阻的第二端与所述驱动芯片的无源晶振信号输出端连接，且所述第一电阻的两端还外接一电流测试装置；所述第一电容的第一端接地，所述第一电容的第二端与所述待测无源晶振的信号输出端连接；所述第二电容的第一端接地，所述第二电容的第二端与所述第一电阻的第一端连接；所述驱动芯片的起振信号输出端与所述起振信号输出模块连接，所述起振信号输出模块外接示波器。
[0005]进一步的，所述晶振起振模块还包括第二电阻；所述第二电阻的第一端与所述待测无源晶振的信号输出端连接，所述第二电阻的第二端与所述待测无源晶振的信号输入端连接。
[0006]进一步的，所述起振驱动模块还包括：第三电容、第三电阻、第四电阻、第五电阻、第六电阻以及第七电阻；所述第三电容的第一端与电源电压连接，所述第三电容的第二端接地；所述第三电阻的第一端均与所述驱动芯片的展频范围设置端连接，所述第三电阻的第二端接地；所述第四电阻的第一端与电源电压连接，所述第四电阻的第二端与所述驱动芯片
的第一匹配频率设置端连接；所述第五电阻的第一端与电源电压连接，所述第五电阻的第二端与所述驱动芯片的第二匹配频率设置端连接；所述第六电阻的第一端与所述第四电阻的第二端连接，所述第六电阻的第二端接地；所述第七电阻的第一端与所述第五电阻的第二端连接，所述第七电阻的第二端接地。
[0007]进一步的，所述起振信号输出模块包括：射频接插件；所述驱动芯片的起振信号输出端与所述射频接插件连接，且所述射频接插件外接所述示波器。
[0008]进一步的，所述起振信号输出模块包括：第八电阻；所述驱动芯片的起振信号输出端通过所述第八电阻与所述射频接插件连接。
[0009]进一步的，所述驱动芯片为展频芯片。
[0010]通过实施本专利技术具有如下有益效果，本专利技术实施例提供了一种无源晶振测试电路，在这一电路中，第一电容和第二电容为待测无源晶振的外接负载电容，通过调整第一电容和第二电容的电容值，直至输出信号的频率为标准频率即可测得待测无源晶振的负载电容这一性能参数，输出信号的频率可由外接的示波器进行检测，而通过调整第一电阻的阻值，直至流过第一电阻的电流值达到标准负性阻抗所对应的电流值，此时第一电阻所对应的阻值，即为待测无源晶振的负性阻抗，流过第一电阻的电流值可由第一电阻两端外接的电流测试装置进行检测；通过实施本专利技术所提供的无源晶振测试电路可以对无源晶振的负载电容以及负性阻抗这两个性能参数进行检测。
附图说明
[0011]图1是本专利技术一实施例提供的一种无源晶振测试电路的结构示意图。
具体实施方式
[0012]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0013]参见图1，本专利技术一实施例提供的一种无源晶振测试电路，包括：起振驱动模块2、晶振起振模块1以及起振信号输出模块3；起振驱动模块2包括驱动芯片U1；所述晶振起振模块1包括：第一电容C1、第二电容C2、待测无源晶振Y1以及第一电阻R1；其中，所述第一电容C1和第二电容C2为可调节电容，所述第一电阻R1为可调节电阻；所述待测无源晶振Y1的信号输入端(图中的IN端)与第一电阻R1的第一端连接，所述待测无源晶振Y1的信号输出端(图中的OUT端)与所述驱动芯片U1的无源晶振信号输入端（图中的XIN端）连接,所述待测无源晶振Y1的接地端（图中Y1的GND端）接地D_GND；所述第一电阻R1的第二端与所述驱动芯片U1的无源晶振信号输出端（图中的XOUT
端）连接，且所述第一电阻R1的两端还外接一电流测试装置(未在图中画出)；所述第一电容C1的第一端接地D_GND，所述第一电容C1的第二端与所述待测无源晶振Y1的信号输出端连接；所述第二电容C2的第一端接地D_GND，所述第二电容C2的第二端与所述第一电阻R1的第一端连接；所述驱动芯片U1的起振信号输出端（图中的CK
‑
OUT端）与所述起振信号输出模块3连接，所述起振信号输出模块3外接示波器(未在图中画出)。
[0014]在这一电路中，第一电容C1和第二电容C2为待测无源晶振的外接负载电容，通过调整第一电容C1和第二电容C2的电容值，直至输出信号的频率为标准频率即可测得待测无源晶振的负载电容这一性能参数，输出信号的频率可由外接的示波器进行检测，而通过调整第一电阻R1的阻值，直至流过第一电阻R1的电流值达到标准负性阻抗所对应的电流值，此时第一电阻R1所对应的阻值，即为待测无源晶振的负性阻抗，流过第一电阻R1的电流值可由第一电阻R1两端外接的电流测试装置(如电流表)进行检测；通过实施本专利技术所提供的无源晶振测试电路可以对无源晶振的负载电容以及负性阻抗这两个性能参数进行检测。
[0015]在一优选的实施例中，所述晶振起振模块1还包括第二电阻R2；所述第二电阻R2的第一端与所述待测无源晶振Y1的信号输出端连接，所述第二电阻R2的第二端与所述待测无源晶振Y1的信号输入端连接。通过设置第二电阻R2可防止待测无源晶振Y1被驱动芯片U1过驱动或者欠驱动而不起振。
[0016]在一优选的实施例中，所述起振驱动模块2还包括：第三电容C3、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6以及第七电阻R7；所述第三电容C3的第一端与电源电压VCC连接，所述第三电容C3的第二端接地D_GND；所述第三电阻R3的第一端均与所述驱动芯片U1的展频范围设置端（图中的ADS端）连接，所述第三电阻R3的第二端接地D_GND；所述第四电阻R4的第一端与电源电压VCC连接，所述第四电阻R4的第二端与所述驱动芯片U1的第一匹配频率设置端(图中的FREQ0)连接；所述第五电阻R5的第一端与电源电压VCC连接，所述第五电阻R5的第二端与所述驱动芯片U1的第二匹配频率设置端(图中的FREQ1)连接；所述第六电阻R6的第一端与所述第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种无源晶振测试电路，其特征在于，包括：起振驱动模块、晶振起振模块以及起振信号输出模块；起振驱动模块包括驱动芯片；所述晶振起振模块包括：第一电容、第二电容、待测无源晶振以及第一电阻；其中，所述第一电容和第二电容为可调节电容，所述第一电阻为可调节电阻；所述待测无源晶振的信号输入端与第一电阻的第一端连接，所述待测无源晶振的信号输出端与所述驱动芯片的无源晶振信号输入端连接,所述待测无源晶振的接地端接地；所述第一电阻的第二端与所述驱动芯片的无源晶振信号输出端连接，且所述第一电阻的两端还外接一电流测试装置；所述第一电容的第一端接地，所述第一电容的第二端与所述待测无源晶振的信号输出端连接；所述第二电容的第一端接地，所述第二电容的第二端与所述第一电阻的第一端连接；所述驱动芯片的起振信号输出端与所述起振信号输出模块连接，所述起振信号输出模块外接示波器。2.如权利要求1所述的无源晶振测试电路，其特征在于，所述晶振起振模块还包括第二电阻；所述第二电阻的第一端与所述待测无源晶振的信号输出端连接，所述第二电阻的第二端与所述待测无源晶振的信号输入端连接。3.如权利要求1所述的无源晶振测试电路，其特征在...

【专利技术属性】
技术研发人员：钱航，刘国清，杨广，王启程，聂晓楠，谭开荣，胡帅，王军，
申请(专利权)人：深圳佑驾创新科技有限公司，
类型：发明
国别省市：