一种用于测试半导体功率电子器件可靠性的装置制造方法及图纸

本实用新型专利技术公开了一种用于测试半导体功率电子器件可靠性的装置，包括：电源供给装置、可靠性测试装置、数据采集装置以及数据存储与处理装置，其中可靠性测试装置具体包括动态应力施加电路、温度应力施加电路、测试电路以及FPGA主控电路。所述动态应力施加电路能够对待测器件施加与实际工作条件接近的动态变化的应力条件，所述温度应力施加电路用于对待测器件施加温度应力加速性能退化，所述测试电路用于测试应力施加前后各阶段待测器件的性能变化，所述FPGA主控电路用于输出驱动信号控制上述电路的工作状态。采用本实用新型专利技术提供的可靠性测试装置能够实现准确的半导体功率电子器件可靠性测试。件可靠性测试。件可靠性测试。

【技术实现步骤摘要】
一种用于测试半导体功率电子器件可靠性的装置


[0001]本技术涉及半导体功率电子器件可靠性测试
，更具体地，涉及一种用于测试半导体功率电子器件可靠性的装置。

技术介绍

[0002]在半导体功率电子器件是电力电子领域的核心元器件，主要功能是通过切换开启以及关断状态实现电力设备的电能转换与电路控制，广泛应用于消费电子、工业电子、交通运输以及能源转换等领域，已成为与人们生活息息相关的一部分。半导体功率电子器件的可靠性问题，尤其是长期工作的可靠性问题，轻则导致器件的性能退化，影响系统效率，重则直接导致器件损坏，使得系统无法正常工作，是备受业界关注的应用问题。因此可靠性测试与表征是功率电子器件应用推广中不可缺少的重要环节。
[0003]目前，加速寿命测试是用于评估功率电子器件可靠性的最常见、最基本的方法。所谓加速寿命测试，就是通过增大施加应力的方法加速样品的老化，使得样品在短期内失效，从而根据应力加速后的失效时间预测在正常工作条件下的样品寿命。典型的功率电子器件加速寿命测试项目有高温反偏(HTRB，HighTemperature Reverse Bias)、高温栅偏(HTGB，High Temperature Gate Bias)等，通过施加电压应力及高温应力加速器件的老化，同时监测样品的状态，直到样品发生失效。这些测试项目的应力施加过程有一个共同的特点：待测器件一直处于开启状态或关断状态，即施加的是静态的应力。
[0004]然而，功率电子器件在实际应用中通常作为开关器件使用，长期处于动态的开关态切换过程中，所承受的应力也是动态变化的。传统加速寿命测试中施加的静态应力与器件实际工况有很大差异，这一点在以氮化镓、碳化硅为代表的第三代宽禁带半导体功率电子器件上尤为明显：由于其优异的高频特性，宽禁带半导体器件与传统硅器件相比可应用于更高的开关频率，动态的开关切换过程更加频繁，这种差异对可靠性测试结果准确性造成的影响更加不可忽视。因此，现有的施加静态应力条件的加速寿命测试不能很准确地测试评估半导体功率电子器件在实际应用中的可靠性问题。

技术实现思路

[0005]本技术为克服上述现有技术中的至少一个缺陷，提供一种用于测试半导体功率电子器件可靠性的装置，具有施加动态应力条件的功能，以克服现有可靠性测试装置提供的静态应力与器件实际工况差异较大的不足。
[0006]为解决上述技术问题，本技术采用的技术方案是：一种用于测试半导体功率电子器件可靠性的装置，包括：
[0007]电源供给装置，用于为整个装置提供测试所需的电源；
[0008]可靠性测试装置，用于待测器件的可靠性测试，所述的可靠性测试装置包括可靠性测试电路和FPGA主控电路；所述的可靠性测试电路包括动态应力施加电路、温度应力施加电路、以及测试电路；所述的动态应力施加电路用于对待测器件施加动态变化的应力条
件；所述的温度应力施加电路用于加热待测器件，加速待测器件的性能退化；所述的测试电路用于测试待测器件在应力施加前后各阶段的器件性能；所述的FPGA主控电路用于输出驱动信号控制所述的动态应力施加电路、温度应力施加电路和测试电路的工作状态；
[0009]数据采集装置，用于采集待测器件电压、电流参数，并将测试数据传输给数据存储与处理装置；
[0010]数据存储与处理装置，用于程控所述FPGA主控电路，设置测试条件，接收保存所述数据采集装置采集的待测器件测试数据，并把测试数据转换为直观的图表，评估待测器件的可靠性。
[0011]在其中一个实施例中，所述的电源供给装置包括低压直流电源和高压直流电源。
[0012]在其中一个实施例中，所述的数据采集装置包括示波器。
[0013]在其中一个实施例中，所述的数据存储处理装置包括上位机。
[0014]在其中一个实施例中，所述的可靠性测试电路包括动态栅极脉冲尖峰应力施加电路、温度应力施加电路和双脉冲测试电路；所述的动态栅极脉冲尖峰应力施加电路、温度应力施加电路和双脉冲测试电路分别与待测器件连接，并由所述的FPGA主控电路进行控制。
[0015]在其中一个实施例中，所述的动态栅极脉冲尖峰应力施加电路包括电阻R1、电感L1以及下拉电阻R2，所述的温度应力施加电路包括MOSFETQ2、电容C1、高压快恢复二极管D1、电流检测电阻R3以及热电偶PTC；所述的双脉冲测试电路包括电容C2、MOSFETQ1、高压MOSFETQ3、电感负载L2、续流二极管D2以及电流检测电阻R3；所述的电阻R1的一端与电感L1的一端连接，电感L1的另一端分别与下拉电阻R2的一端连接、以及与待测器件连接；所述的下拉电阻R2的另一端接地；所述的MOSFETQ1与电感L1并联；所述的电流检测电阻R3的一端与待测器件连接，另一端接地；所述的电容C1的一端接地，另一端与MOSFETQ2的一端连接，MOSFETQ2的另一端与高压快恢复二极管D1的一端连接，高压快恢复二极管D1的另一端与待测器件连接，电容 C1的两端为低压直流输入端；所述的电容C2的一端接地，另一端与高压 MOSFETQ3的一端连接，高压MOSFETQ3的另一端与电感负载L2的一端连接，电感负载L2的另一端与待测器件连接；所述的续流二极管D2与电感负载 L2并联；所述的电容C2的两端为高压直流输入端；所述的热电偶PTC作用在待测器件上；所述的FPGA主控电路的输出控制信号分别作用在电阻R1、低压 MOSFETQ1、MOSFETQ2、以及高压MOSFETQ3上。
[0016]在其中一个实施例中，所述的可靠性测试电路包括动态漏极脉冲尖峰应力施加电路、温度应力施加电路和双脉冲测试电路；所述的动态漏极脉冲尖峰应力施加电路、温度应力施加电路和双脉冲测试电路分别与待测器件连接，并由所述的FPGA主控电路进行控制。
[0017]在其中一个实施例中，所述的动态漏极脉冲尖峰应力施加电路包括电阻R1、下拉电阻R2、电容C3、高压MOSFETQ4、电阻负载R4、电感L3、以及电流检测电阻R3；所述的温度应力施加电路包括MOSFETQ2、电容C1、高压快恢复二极管D1、电流检测电阻R3以及热电偶PTC；所述的双脉冲测试电路包括电容C2、高压MOSFETQ3、电感负载L2、续流二极管D2以及电流检测电阻 R3；所述的电容C3的一端接地，另一端与高压MOSFETQ4的一端连接，高压 MOSFETQ4的另一端与电阻负载R4的一端连接，电阻负载R4的另一端与电感L3的一端连接，电感L3的另一端与待测器件连接；电阻R1的一端分别待测器件和电阻R2连接，电阻R2的另一端接地；电容C3的两端为高压直流输入端；所述的电容C1的一端接地，另一端与MOSFETQ2的一端连接， MOSFETQ2的另一端与高压快恢复二极管D1的一端连接，高压快恢复二极管 D1的另一
端与待测器件连接，电容C1的两端为低压直流输入端；所述的电容C2的一端接地，另一端与高压MOSFETQ3的一端连接，高压MOSFETQ3的另一端与电感负载L2的一端连接，电感负载L2的另一端本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于测试半导体功率电子器件可靠性的装置，其特征在于，包括：电源供给装置，用于为整个装置提供测试所需的电源；可靠性测试装置，用于待测器件的可靠性测试，所述的可靠性测试装置包括可靠性测试电路和FPGA主控电路；所述的可靠性测试电路包括动态应力施加电路、温度应力施加电路、以及测试电路；所述的动态应力施加电路用于对待测器件施加动态变化的应力条件；所述的温度应力施加电路用于加热待测器件，加速待测器件的性能退化；所述的测试电路用于测试待测器件在应力施加前后各阶段的器件性能；所述的FPGA主控电路用于输出驱动信号控制所述的动态应力施加电路、温度应力施加电路和测试电路的工作状态；数据采集装置，用于采集待测器件电压、电流参数，并将测试数据传输给数据存储与处理装置；数据存储与处理装置，用于程控所述FPGA主控电路，设置测试条件，接收保存所述数据采集装置采集的待测器件测试数据，并把测试数据转换为直观的图表，评估待测器件的可靠性。2.根据权利要求1所述的用于测试半导体功率电子器件可靠性的装置，其特征在于，所述的电源供给装置包括低压直流电源和高压直流电源。3.根据权利要求1所述的用于测试半导体功率电子器件可靠性的装置，其特征在于，所述的数据采集装置包括示波器。4.根据权利要求1所述的用于测试半导体功率电子器件可靠性的装置，其特征在于，所述的数据存储处理装置包括上位机。5.根据权利要求1至4任一项所述的用于测试半导体功率电子器件可靠性的装置，其特征在于，所述的可靠性测试电路包括动态栅极脉冲尖峰应力施加电路、温度应力施加电路和双脉冲测试电路；所述的动态栅极脉冲尖峰应力施加电路、温度应力施加电路和双脉冲测试电路分别与待测器件连接，并由所述的FPGA主控电路进行控制。6.根据权利要求5所述的用于测试半导体功率电子器件可靠性的装置，其特征在于，所述的动态栅极脉冲尖峰应力施加电路包括电阻R1、电感L1以及下拉电阻R2，所述的温度应力施加电路包括MOSFETQ2、电容C1、高压快恢复二极管D1、电流检测电阻R3以及热电偶PTC；所述的双脉冲测试电路包括电容C2、MOSFETQ1、高压MOSFETQ3、电感负载L2、续流二极管D2以及电流检测电阻R3；所述的电阻R1的一端与电感L1的一端连接，电感L1的另一端分别与下拉电阻R2的一端连接、以及与待测器件连接；所述的下拉电阻R2的另一端接地；所述的MOSFETQ1与电感L1并联；所述的电流检测电阻R3的一端与待测器件连接，另一端接地；所述的电容C1的一端接地，另一端与MOSFETQ2的一端连接，MOSFETQ2的另一端与高压快恢复二极管D1的一端连接，高压快恢复二极管D1的另一端与待测器件连接，电容C1的两端为低压直流输入端；所述的电容C2的一端接地，另一端与高压MOSFETQ3的一端连接，高压MOSFETQ3的另一端与电感负载L2的一端连接，电感负载L2的另一端与待测器件连接；所述的续流二极管D2与电感负载L2并联；所述的电容C2的两端为高压直流输入端；所述的热电偶PTC作用在待测器件上；所述的FPGA主控电路的输出控制信号分别作用在电阻R1、低压MOSFETQ1、MOSFETQ2、以及高压MOSFETQ3上。7.根据权利要求1至4任一项所述的用于测试半导体功率电子器件可靠性的装置，其特征在于，所述的可靠性测试电路包...

【专利技术属性】
技术研发人员：刘扬，黄伟昊，王自鑫，赵智星，詹海峰，
申请(专利权)人：中山大学，
类型：新型
国别省市：