用改进的小型区抑制短沟道的MOS晶体管及其制造方法技术

本发明专利技术的方法是将第一导电型杂质注入同一导电型基片中，使在栅电极有侧壁氧化硅膜的ＭＯＳ晶体管中邻近第二导电型的源／漏区内侧边沿的限定位置处形成小型区。形成步骤为，在侧壁氧化硅膜选择性限定下，在源／漏区上形成的半导体外延层具有面对侧壁氧化硅膜且线性倾斜至其底部的侧面。用此外延层和侧壁氧化硅膜作掩模，在和基片表面法线呈一倾斜角的方向，将第一导电型杂质注入基片中邻近源／漏区内侧边沿的限定位置处。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术步及一种用改进的小型区抑制任何短沟道应的MOS场效应晶体管以及在MOS场效应晶体管中形成小型区的方法。尽管目前已提出可能按大比例缩小场效应晶体管的要求，但这样的大比例缩小导致诸如MOS场效应晶体管的阈值电压下降和穿通等任一类的短沟道效应。为了抑制这些短沟道效应，提出了在源区或漏区与栅极下面的沟道区之间设置小型结构。这种小型结构例如由S.Ogura等在1982IEDM 82，pp.718-721标题为“A HALFMICRON MOSFET USING IMPLANTED LDD.”一文中所公开的。一种具有这种小型结构的常规MOS场效应晶体管如附图说明图1所示。小型区15设置成和源/漏扩散区14的内边沿部分接触以使小型区15位于栅极13的边沿部分下面并从源/漏扩散区14的表平面延伸到其底平面。用导电类型和基片相同但和源/漏扩散区14相反的杂质向小型区15掺杂，在小型区15中具有比基片更高的杂质浓度以防止空间电荷区从漏区14扩展到栅极13下面的沟道区，由此抑制短沟道效应。在已有技术中，是按下述方法形成这种小型区的。参照图2A，在p型基片16上有选择地形成栅氧化膜17和由多晶硅构成的栅电极18。将基片16进行离子注入以调整阈值电压。用栅电极18作掩模，将p型基片16进行离子注入使p型杂质有选择地注入到p型基片16的上层部区，由此有选择地形成p型掺杂扩散区20，它的杂质深度比p型基片16高。参照图2B，在栅电极18的相对两侧有选择地形成侧壁氧化膜21，使侧壁氧化膜21和栅电极18一起用作进一步进行高剂量n型杂质22的离子注入的掩模以形成n+型扩散区，该扩散区延伸在除栅电极18和侧壁氧化膜21的下面以外的p型基片16的上层区内，而在侧壁氧化膜21的下面，则部分地和有选择地保留着p型掺杂扩散区20。然后将n+型扩散区进行热处理，导致n型杂质22扩散使n+型扩散区的内侧边沿部分到达栅电极18和侧壁氧化膜21的界面下面。由此，形成源/漏扩散区23，它们的内侧边沿部分位于栅电极18和侧壁氧化膜21的界面下面，同时形成和源/漏扩散区23的内侧边沿部分接触的p型掺杂小型区24。由于p型掺杂小型区24是由p型掺杂扩散区20部分形成的，所以p型掺杂小型区24具有比p型基片16更高的杂质浓度。p型掺杂小型区24从表平面垂直延到源/漏扩散区23的下层平面。上述形成小型区的方法具有以下的缺点。根据上2方法，主要是在p型离子注入之后并在n型离子注入之前形成侧壁氧化膜。为了形成侧壁氧化膜，需要高温热处理，由此，如果是为CMOS半导体器件形成小型区，就需要增加掩模工艺。为了省略这步增加的掩模工艺，提出在形成小型区的离子注入和形成源/漏扩散区的离子注入之前形成侧壁氧化膜。将参照图3A和3B描述这种制造方法。参照图3A，在p型基片25上有选择地形成栅氧化膜26和由多晶硅构成的栅电极27。将基片25进行离子注入以调整阈值电压。在栅电极27的相对两侧有选择地形成侧壁氧化膜28使侧壁氧化膜28和栅电极27一起作为随后离子注入的掩模。参照图3B，用侧壁氧化膜28和栅电极27一起作为掩模，将基片25同时进行p型杂质29的离子注入和n型杂质30的离子注入使p型和n型杂质有选择地注入到p型基片25的上层区。随后，将基片进行热处理，由此同时形成p型掺杂小型区31和n型杂质扩散区32。n型杂质扩散区32延伸在除栅电极27下面以外的基片上层区域内，它的内侧边沿位于栅电极27和侧壁氧化膜28的界面下面。p型掺杂小型区31延伸成和n型杂质扩散区32的内侧边沿部分及底部相接触使n型杂质扩散区32和p型基片25被p型掺杂小型区31分隔开。上述方法具有可省略增加掩模工艺的优点，但有下述缺点。p型掺杂小型区31具有比基片25更高的杂质浓度，并且它不仅在n型杂质扩散区32的内侧边沿部分扩展且还在其底部扩展。因此，在p型掺杂小型区31和n型杂质扩散区32之间就形成了大的p-n结电容。为了避免形成大的p-n结电容，提出即使n型杂质和p型杂质同时注入，p型掺杂小型区31不在n型杂质扩散区32的底部下面扩展。将参照图4A和4B说明这种形成小型区的方法。参照图4A，在p型基片33上有选择地形成栅氧化膜34和由多晶硅构成的栅电极35。将基片33进行离子注入以调整阈值电压。在栅电极35的相对两侧有选择地形成侧壁氧化膜36，使侧壁氧化膜36和栅电极35一起作为随后离子注入的掩模。参照图4B，用侧壁氧化膜36和栅电极35一起作为掩模，将P型基片33在其旋转时沿着一个倾斜方向进行p型杂质37的离子注入，使在基片33的上层形成p型区38。p型区38在侧壁氧化膜36的下面和栅电极35的边沿部分扩展。随后，还是用侧壁氧化膜36和栅电极35一起作掩模，将P型基片33沿基片表面的垂直方向进行n型杂质39的离子注入以形成源/漏扩散区40，此时p型小型区41被确定为和n型源/漏扩散区40的内侧边沿部分相接触的区域。上述方法用倾斜离子注入形成这样的浅层小型区，它和导电类型与此小型区相反的源/漏扩散区的内侧边沿部分相接触。将倾斜离子注入形成的小型区进行热处理，它是为形成源/漏区所必需进行的。由此，小型区扩散延伸在源/漏区底部的下面。这导致源/漏区和小型区之间的p-n结面积增大。并进而导致源/漏区和小型区之间的p-n结电容增大。上述问题大多数是由于在整个源/漏区进行离子注入而引起的。为了解决这个问题，要求有选择地仅将杂质注入到邻近源/漏区内侧边沿部分的基片上层区内。要求研究出一种仅将杂质注入到邻近源/漏区的内侧边沿部分的基片上层区内的离子注入新方法。因此，本专利技术的一项目的是提供一种仅将杂质注入到邻近源/漏区内侧边沿部分的基片上层区内的离子注入新方法，以此在MOS场效应晶体管中有选择地形成小型区。本专利技术的另一目的是提供一种新方法，该方法通过选择性离子注入仅将杂质注入到MOS场效应晶体管中邻近源/漏区内侧边沿部分的基片上层区内，以此在邻近源/漏区内侧边沿部分的基片上层区内有选择地形成小型区。本专利技术还有一项目的是提供一种在MOS场效应晶体管中形成具有小p-n结电容的小型区的新方法。本专利技术的还有一项目的是提供一种新方法，该方法通过选择性离子注入仅将杂质注入到MOS场效应晶体管中邻近源/漏区内侧边沿部分的基片上层区内，以此在邻近源/漏区内侧边沿部分的基片上层区内有选择地形成小型区。本专利技术的还有一项目的是提供一种在MOS场效应晶体管中形成具有小p-n结电容的小型区的新方法。本专利技术的再一目的是提供一种新的小型区结构，它的形成是通过离子注入法将杂质注入邻近源/漏区内侧边沿部分的基片上层区内，由此在MOS场效应晶体本管中有选择地形成小型区。本专利技术的再一目的是提供一种新的小型区结构，该结构是通过选择性离子注入将杂质注入到MOS场效应晶体管中邻近源/漏区内侧边沿部分的基片上层区内，由此在邻近源/漏区内侧边沿部分的基片上层区内有选择地形成的。本专利技术的再一目的是在MOS场效应晶体管中提供一种具有小p-n结电容的新的小型区结构。本专利技术的另一目的是提供一种具有新的小型区结构的MOS场效应晶体管，该结构的形成是通过离子注入法将杂质注入到邻近源/漏区内侧边沿部分的基片上层区内，由此有选择地忝小型区的。本专利技术的再一目的是本文档来自技高网...

【技术保护点】
一种离子注入方法，它将第一导电类型的杂质注入到同属所说第一导电类型的基片中，使得在栅电极有侧壁氧化硅膜的ＭＯＳ场效应晶体管中邻近第二导电类型的源／漏区内侧边沿部分的限定位置形成小型区，所说的方法其特征在于，它包括下列步骤：在对所说侧壁氧 化硅膜的氧化硅有高度选择性的条件下，在所说源／漏区上形成半导体外延层，使得所说半导体外延层具有面对所说侧壁氧化硅膜的侧面，所说侧面几乎线性地倾斜到所说侧壁氧化硅膜的底部；以及用具有所说侧面的所说半导体外延层和所说侧壁氧化硅膜作掩模，在和 所说基片表面法线呈θ倾斜角的倾斜方向，将所说第一导电类型的杂质注入到所说基片中邻近所说源／漏的内侧边沿部分的限定位置，其中所说角度θ满足方程θ≤θ↓［１］，这里θ↓［１］是所说侧面偏离所说基片表面法线的倾斜角，以及其中所说硅的选择生 长层厚度满足方程Ｔｅｐｉ＞（Ｘｊ’／ｔａｎθ）－Ｘｊ，其中的Ｔｅｐｉ是除所说侧面部分以外的所说硅的选择生长层厚度；Ｘｊ是所说源／漏扩散区的结深；Ｘｊ’是所说各个源／漏扩散区的顶部边沿部分与所说各个侧壁氧化硅膜的底部边沿之间的距离。

【技术特征摘要】
JP 1995-7-28 193347/951.一种离子注入方法，它将第一导电类型的杂质注入到同属所说第一导电类型的基片中，使得在栅电极有侧壁氧化硅膜的MOS场效应晶体管中邻近第二导电类型的源/漏区内侧边沿部分的限定位置形成小型区，所说的方法其特征在于，它包括下列步骤在对所说侧壁氧化硅膜的氧化硅有高度选择性的条件下，在所说源/漏区上形成半导体外延层，使得所说半导体外延层具有面对所说侧壁氧化硅膜的侧面，所说侧面几乎线性地倾斜到所说侧壁氧化硅膜的底部；以及用具有所说侧面的所说半导体外延层和所说侧壁氧化硅膜作掩模，在和所说基片表面法线呈θ倾斜角的倾斜方向，将所说第一导电类型的杂质注入到所说基片中邻近所说源/漏的内侧边沿部分的限定位置，其中所说角度θ满足方程θ≤θ1，这里θ1是所说侧面偏离所说基片表面法线的倾斜角，以及其中所说硅的选择生长层厚度满足方程Tepi＞Xj’/tanθ)-Xj，其中的Tepi是除所说侧面部分以外的所说硅的选择生长层厚度；Xj是所说源/漏扩散区的结深；Xj’是所说各个源/漏扩散区的顶部边沿部分与所说各个侧壁氧化硅膜的底部边沿之间的距离。2.如权利要求1所说的方法，其特征为其中所说θ角为40度。3.如权利要求1所说的方法，其特征为其中所说第一导电类型的杂质是在所说基片旋转时注入的。4.一种形成第一导电类型小型区的方法，所说的小型区在所说第一导电类型基片中，在栅电极有侧壁氧化硅膜的MOS场效应晶体管中邻近第二导电类型的源/漏区内侧边沿部分的限定位置处，所说方法的特征在于，它包括下列步骤在对所说侧壁氧化硅膜的氧化硅有高度选择性的条件下，在所说源/漏区上形成半导体外延层，使得所说半导体外延层具有面对所说侧壁氧化硅膜的侧面，所说侧面几乎线性地倾斜到所说侧壁氧化硅膜的底部；以及用具有所说侧面的所说半导体外延层和所说侧壁氧化硅膜作掩模，在和所说基片表面法线呈θ倾斜角的斜方向，将所说第一导电类型的杂质注入到所说基片中邻近所说源/漏区内侧边沿部分的限定位置，其中所说角度θ满足方程θ≤θ1，这里θ1是所说侧面偏离所说基片表面法线的倾斜角，以及其中所说硅的选择生长层厚度满足方程Tepi＞(Xj’/tanθ)-Xj，其中的Tepi是除所说侧面部分以外的所说硅的选择生长层厚度；Xj是所说源/漏扩散区的结深；Xj’是所说各个源/漏扩散区的顶部边沿部分与所说各个侧壁氧化硅膜的底部边沿之间的距离。5.如权利要求4所说的方法，其特征为其...

【专利技术属性】
技术研发人员：益冈完明，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]