【技术实现步骤摘要】
本专利技术涉及半导体存储器及其制造方法，特别涉及能够提高单元比的SRAM单元及其制造方法。半导体存储器根据其存储方式被分成DRAM(动态随机数据存取器Dynamic Random Access Memory)和SRAM(静态随机数据存取器StaticRandom Access Memory)。SRAM是速度快、耗电低的、可由简单操作驱动的器件，是非常引人注目的存储器。而且与DRAM不同的是，它不仅不需要定期更新所存储的信息，而且具有容易设计的优点。一般地，SRAM单元由下拉(pull-down)元件的2个驱动器晶体管(driver transistor)、2个存取元件及2个上拉元件构成，并根据上拉元件的形态而被分成全CMOS单元(full CMOS cell)、HRL(高负载阻抗High LoadResistor)单元和TFT(薄膜晶体管Thin film Transistor)单元等3种结构。全CMOS单元在上拉元件中使用P沟道大容量MOS场效应晶体管，HRL单元在上拉元件中使用具有高阻值的多晶硅，TFT单元在上拉元件中使用P沟道多晶硅TFT。此时，对具有...
【技术保护点】
一种ＳＲＡＭ单元，包括分别具有ＬＤＤ结构的源／漏极区的下拉元件、存取元件和上拉元件，其特征在于：所述存取元件的源／漏极区包括Ｎ↑［＋］源／漏极区、在所述Ｎ↑［＋］源／漏极区下部形成的Ｎ↑［－］源／漏极区、及由所述Ｎ↑［－］源／漏极区与预定部分重叠而成的Ｐ↑［－］杂质区。
【技术特征摘要】
KR 1996-3-28 8940/961.一种SRAM单元，包括分别具有LDD结构的源/漏极区的下拉元件、存取元件和上拉元件，其特征在于所述存取元件的源/漏极区包括N+源/漏极区、在所述N+源/漏极区下部形成的N-源/漏极区、及由所述N-源/漏极区与预定部分重叠而成的P-杂质区。2.如权利要求1所述的SRAM单元，其特征在于所述存取元件的所述P-杂质区与所述N-源/漏极区相重叠的区域的N型杂质浓度低于所述N-源/漏极区的杂质浓度。3.如权利要求2所述的SRAM单元，其特征在于所述存取元件的重叠区的N型杂质浓度为1×1018至2×1018ions/cm3，所述N-源/漏极区的N型杂质浓度为2×1018至5×1018ions/cm3。4.如权利要求1所述的SRAM单元，其特征在于所述上拉元件为P沟道大容量MOSFET。5.如权利要求1所述的SRAM单元，其特征在于所述上拉元件为电阻。6.如权利要求1所述的SRAM单元，其特征在于所述上拉元件为P沟道多晶硅TFT。7.一种包括下拉元件、存取元件和上拉元件的SRAM单元的制造方法，其特征在于包括如下步骤提供有源区被定义的并在上部形成了栅极绝缘膜及栅极的半导体基片；在所述下拉元件区和所述存取元件区的所述栅极两侧的基片内分别形成N-源/漏极区；在所述存取元件区的所述N-源/漏极区的预定区域形成P-杂质区。8.如权利要求7所述的SRAM单元的制造方法，其特征在于在...
【专利技术属性】
技术研发人员：金载甲，
申请(专利权)人：现代电子产业株式会社，
类型：发明
国别省市：KR[韩国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。