确定节点间线路的方法和用其设计的半导体集成电路器件技术

把集成电路器件配置在半导体芯片（１１）上，确定集成于半导体芯片上的电路块（１４／１５／１６／１７）之间的信号线路路径，其中为了穿过某些电路块的其它电路块（１３），从穿过期望在电路特性上相互等同的某些电路块的一个电路块（１２）的另一个导电线路（１９ａ／２１ａ／２２ｂ）中分支出导电线路（１９ｂ／２１ｂ／２２ａ），从而使通过某些电路块导电线路的信号的电干扰相同。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及用于半导体集成电路器件的设计方法，特别涉及在半导体芯片上的电路块之间的信号线路的设计方法和用该设计方法设计的半导体集成电路器件。在各种半导体集成电路器件中包括各种电路块，某些电路块的功能是等效的。下面将具有等效功能的电路块称为“相同电路块”。由于时间延迟导致半导体集成电路器件的功能紊乱，所以对于制造者来说，重要的是消除电特性例如相同电路块定时的差别。并行信号线路之间的电容耦合和交叉信号线路之间的电容耦合严重地影响按分割(sever)设计规则设计的信号传播速度。尤其是，电路块影响与其邻近的信号线路上的信号。在日本专利申请公开No.5-343523中披露了消除来自电路块的不期望的影响的设计方法。现有技术的设计方法部分或完全禁止设计者使信号线路穿过相同电路块上的区域。附图说明图1表示现有技术的设计方法。如步骤SP1所示，现有技术的设计工作首先是，从表示将被集成在半导体芯片上的电路块和它们之间的互连的多条设计信息中选取相同电路块。一条设计信息表示禁止规则，该规则中不允许设计者使信号线路穿过和增加到相同电路块上。因此，如步骤SP2所示，禁止电路设计者在相同电路块上穿过信号线路。接着，如步骤SP3所示，在半导体芯片上排列电路块。在电路块的排列中考虑由各电路块和互连占有的区域。如步骤SP4所示，从半导体芯片上的这些电路块中选择电路块，并通过信号线路或线路与另一电路块连接。在步骤SP4之后，如步骤SP5所示，检查一条设计信息，看看是否所有信号线路都已被连接在电路块之间。如果在步骤SP5中的回答是否定的，那么控制返回步骤SP4，重复由步骤SP4和SP5组成的循环直至从否定回答改变为肯定回答。当控制重复循环时，如图2所示，要连接的多对节点a1/a2、b1/b2、c1/c2、d1/d2和e1/e2处于相同电路块1/2的两侧。如用大写字母“F”所示，相对于路径网格(lattice)3对称地排列相同电路块1和2。但是，禁止信号线路穿过相同电路块1/2上的区域。用阴影线表示禁止区域。由于这个原因，设计者必须在相同电路块1/2的周边外确定信号线路4a/4b/4c/4d/4e的路径，和使信号线路4a/4b/4c/4d绕过禁止区域。当把所有信号线路连接在电路块之间时，步骤SP5中的回答变为肯定，设计工作就完成了。另一种现有技术的设计方法提出使信号线路穿过对称排列的成对相同电路块之间的区域。图3表示在半导体芯片上制备的集成电路的布图。参考序号5a/5b、6a/6b和7a/7b表示多块相同电路块。如用大写字母“F”所示，相同电路块5a/6a/7a与相同电路块5b/6b/7b对称地排列。把相同电路块5a/6a/7a和5b/6b/7b之间的区域规定为对信号线路有效的虚拟(virtual)网格，对称的线路贯穿该区域。如果连接节点a1/a2，那么信号线路8贯穿相同电路块5a/6a/7a和相同电路块5b/6b/7b之间的区域。但是，半导体集成电路器件已经变得复杂化，设计者在现有技术的设计方法中会遇到以下问题。当制造者通过第一种现有技术的设计方法设计复杂的集成电路器件时，第一种设计方法要求大的半导体芯片。具体地说，把大量的相同电路块插入在复杂的集成电路器件中，第一现有技术的设计方法禁止设计者使用各相同电路块上的区域。相同电路块占有宽大的区域，禁止区域也就如此。信号线路必须绕过禁止区域，在相同电路块周围需要附加区域。附加区域扩大了半导体芯片。现在假设信号线路的十分之一有要与路径网格的200个线路等效的相同电路块连接的节点，那么设计者在相同电路块周围必须确定20个信号线路，20个信号线路需要为相同电路块占有区域的至少10％的附加区域。另一方面，制造者在现有技术的设计方法中遇到的第二个问题是在路径的工作上有许多限制。具体地说，现有技术的第二设计方法要求在相互配对的相同电路块之间穿过对称性的线路。如果未设置对称性的线路，那么设计者不能在相同电路块旁设定信号线路的路径。例如，如果相同电路块5a固定在相同电路块5b右边的区域中，那么一对相同电路块5b/5a中断对称性的线路，设计者不能通过信号线路8连接节点a1/a2。如果设计者通过信号线路8连接节点a1/a2，信号线路仅影响相同电路块5b，相同电路块5a/5b在集成电路器件中不能等效地工作。由于这个原因，设计者需要在半导体芯片上重新排列电路块。因此，本专利技术的主要目的在于提供一种确定信号线路路径的设计方法，该方法允许设计者在没有附加区域和对称性线路的情况下在相同电路块的两侧连接节点。本专利技术的主要目的还在于提供半导体集成电路器件，该器件有在电路特性上相互相同的相同电路块。为了实现本专利技术的目的，本专利技术提出从另一导电线路中分支出导电线路，以致被分支出的信号线路可在所有确定电路块之上延伸。按照本专利技术的一个方案，提供一种确定在被电连接的节点之间的导电线路路径的设计方法，它包括以下步骤，从集成于衬底上的电路块中选择期望在电路特性上相互等效的某个电路块，把电路块排列在衬底的区域中和确定电路块之间的导电线路路径，其中，如果一个导电线路越过一个确定的电路块，那么为了穿过另一个确定的电路块，至少从上述一个导电线路中分支出一个导电辅助线路。按照本专利技术的另一方案，提供在半导体芯片上制造的半导体集成电路器件，包括配有在电路特性上彼此等效的某些电路块的多个电路块和在多个电路块之间有选择地连接的多个导电线路，以及多个导电线路的其中至少一个穿过一个确定电路块，而且为了穿过另一个确定的电路块，从多个导电线路至少一个导电线路中分支出一个导电辅助线路。参照附图结合以下的说明将更清楚地理解设计方法的特性和优点，其中图1是表示日本专利申请公开No.5-343523披露的现有技术设计方法的流程图；图2是表示采用日本专利申请公开No.5-343523披露的现有技术设计方法的半导体集成电路器件布图的平面图；图3是表示采用另一现有技术设计方法的半导体集成电路器件布图的平面图；图4是表示按照本专利技术的设计方法的基本步骤的流程图；图5是表示按照本专利技术方法设计的半导体集成电路器件的相同电路块的平面图；图6是表示按照本专利技术的另一设计方法的基本步骤的流程图7是表示按照图6所示方法设计的半导体集成电路器件的相同电路块的平面图；图8是表示按照本专利技术的另一设计方法的基本步骤的流程图；和图9是表示按照图8所示方法设计的半导体集成电路器件的相同电路块的平面图。第一实施例图4表示采用本专利技术设计方法的基本步骤，图5表示半导体集成电路的局部布图。假设制造者把设计工作分配给半导体集成电路的设计者。在半导体芯片11上制造半导体集成电路器件，将称为“宏单元”的大量电路块12/13/14/15/16/17…组合在半导体集成电路中。电路块12/13/14/15/16/17…有待连接的接线端。图5中示出了几个接线端，分别标注符号18a/18b/18c/18d/18e/18f。设计者使用自动设置和自动确定路径的设计仪。设计方法开始，准备表示集成在半导体芯片11上的电路块12/13/14/15/16/17和电路块之间的互连的设计数据段，把设计数据段存储在数据库中。如步骤SP11所示，设计者指示设计仪从电路块12-17中选取相同电路块12/13。预计在半导体集成电路的电路特性本文档来自技高网...

【技术保护点】
一种用于确定在电连接的节点之间（１８ａ／１８ｂ／１８ｃ／１８ｄ／１８ｅ／１８ｆ；３３ａ／３３ｂ／３３ｃ／３３ｄ／３３ｅ／３３ｆ；４１ａ／４１ｂ／４１ｃ／４１ｄ／４１ｅ／４１ｆ）的导电线路路径的设计方法，包括以下步骤：ａ）从集成在衬底（１ １；４８）上的电路块（１２－１７；１２／１３／３１／３２；４２－４７）中选择电路特性相互等效的某些电路块（１２／１３；４２／４３）；ｂ）在所述衬底的区域上排列所述电路块；和ｃ）确定所述电路块之间导电线路路径，其特征在于，如果一个 所述导电线路（１９ａ１；２１ａ；２２ｂ；３４ａ；３６ａ；３８ａ；５０ａ／５０ｂ／４２ａ；４２ｂ；４２ｄ）穿过所述某些电路块（１２；４２）中的一个电路块，那么为了穿过所述某些电路块（１３；４３）的另一个电路块，从所述导电线路的所述一个导电线路中分支出至少一个导电辅助线路（１９ｂ；２１ｂ；２２ａ；３４ｂ；３６ｂ；３８ｂ；４３ａ；４３ｂ；４３ｄ）。

【技术特征摘要】
JP 1998-1-26 12335/981．一种用于确定在电连接的节点之间(18a/18b/18c/18d/18e/18f；33a/33b/33c/33d/33e/33f；41a/41b/41c/41d/41e/41f)的导电线路路径的设计方法，包括以下步骤a)从集成在衬底(11；48)上的电路块(12-17；12/13/31/32；42-47)中选择电路特性相互等效的某些电路块(12/13；42/43)；b)在所述衬底的区域上排列所述电路块；和c)确定所述电路块之间导电线路路径，其特征在于，如果一个所述导电线路(19a1；21a；22b；34a；36a；38a；50a/50b/42a；42b；42d)穿过所述某些电路块(12；42)中的一个电路块，那么为了穿过所述某些电路块(13；43)的另一个电路块，从所述导电线路的所述一个导电线路中分支出至少一个导电辅助线路(19b；21b；22a；34b；36b；38b；43a；43b；43d)。2．如权利要求1所述的设计方法，其中在所述一个电路块上设置的所述一个导电线路部分(19a；21a；22b；34a；36a；38a；42a-42c)有相对于所述某些电路块的一个电路块的第一相对位置，所述第一相对位置等同于相对于另一所述电路块的在所述另一个电路块上设置的所述至少一个辅助导电线路(19b；21b；22a；34b；36b；38b)部分的第二相对位置。3．如权利要求2所述的设计方法，其中由网格的至少一个第一虚拟通路和所述网格的至少一个第二虚拟通路形成所述一个导电线路的所述部分和所述至少一个导电辅助线路的所述部分，所述至少一个第一虚拟通路与所述至少一个第二虚拟通路在方向和布线电平上是等同的。4．如权利要求1所述的设计方法，其中至少一个导电辅助线路(19b；21b；22a；43a-43d)的一端连接所述一个导电线路(19a；21a；22b；42a-42d)。5．如权利要求4所述的设计方法，其中设置于所述某些电路块的所述一个电路块上的所述导电线路部分中的所述一个的部分有相对于所述某些电路块的所述一个电路块的第一相对位置，所述第一相对位置等同于相对于另一所述电路块设置在所述另一个电路块上的所述至少一个辅助导电线路部分的第二相对位置。6．如权利要求5所述的设计方法，其中由网格的至少一个第一虚拟通路和所述网格的至少一个第二虚拟通路形成所述一个导电线路的所述部分和所述至少一个导电辅助线路的所述部分，所述至少一个第一虚拟通路与所述至少一个第二虚拟通路在方向和布线电平上是等同的。7．如权利要求1所述的设计方法，其中至少一个导电辅助线路(34b；36b；38b)的两端连接到所述一个导电线路(34a；36a；38a)上。8．如权利要求7所述的设计方法，其中设置在所述一个电路块上的所述一个导电线路部分有相对于所述某些电路块的所述一个电路块的第一相对位置，所述第一相对位置等同于相对于另一所述电路块的在所述另一个电路块上设置的所述至少一个辅助导电线路部分的第二相对位置。9．如权利要求8所述的设计方法，其中由网格的至少一个第一虚拟通路和所述网格的至少一个第二虚拟通路形成所述一个导电线路的所述部分和所述至少一个导电辅助线路的所述部分，所述至少一个第一虚拟通路与所述至少一个第二虚拟通路在方向和布线电平上是等同的。10．如权利要求7所述的设计方法，其中直接通过所述一个导电线路的信号遇到第一电阻，该电阻大致等于相对于通过所述至少一个导电辅助线路的所述信号的第二电阻。11．如权利要求10所述的设计方法，其中在未通过所述至少一个导电辅助线路的情况下，信号传播通路的长度大约等于通过所述至少一个导电辅助线路的信号传播通路的长度。12．如权利要求1所述的设计方法，还包括步骤(SP32)，在该步骤中，在所述步骤a)和所述步骤c)之间，分别在所述一个电路块(12)周边和所述另一个电路块(13)周边内，形成至少一个第一导电通路(42a-42d)和至少一个第二导电通路(43a-43d)，和在步骤c中，分别由所述一个导电线路部分和所述至少一个导电辅助线路部分形成所述至少一个所述...

【专利技术属性】
技术研发人员：沼口喜伴，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]