防短路的绝缘栅极双极晶体管模块制造技术

一种通过压力接触的ＩＧＢＴ模块，它包括许多单个并联在一起的芯片（４），其中还有一种涂层（７），该涂层使得短路很容易就能稳定。涂层（７）可以为一种薄片，一种涂料或一种焊剂成份，它与半导体芯片（４）的主电极（５，６）保持接触。典型地，涂层（７）包含有银，且同半导体材料组成一种低共熔混合物，其熔点低于两种伙伴材料的熔点。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及功率电子领域。根据权利要求1的前序部分，本专利技术涉及一种高功率半导体模块，具体地讲，为一种IGBT(绝缘栅极双极晶体管)模块。事实表明，在通过压力接触的晶闸管中，出现故障后将会导致短路。该短路在大片芯片表面上将维持很长一段时间。倘若在一组串接的晶闸管中加上冗余晶闸管，那么在关断阶段中就由剩余完好的晶闸管来承受电压，晶闸管组也可继续运行。故障晶闸管随后就在设计的维护工作过程中被替换。在晶闸管模块中，半导体硅通过机械、电气的方式接于两块钼板之间。硅的熔点为1420℃，钼的熔点比它高，而硅钼合金混合物的熔点则更高。因此，在故障过程中，硅首先局部熔化，当电流流过时，在半导体的整个厚度上由熔化硅形成一种导电渠。该故障区域可能扩散和/或移动，但只影响芯片面积的一小部分。在气密封闭的外壳内，熔化的硅不会氧化，但会与钼反应形成一种粉末。该过程将持续到所有硅被耗完，而且可能延续好些年。与晶闸管半导体元件相反，IGBT芯片在制作时不是一种大面积单元，通常情况下，在IGBT模块中布有大量单个的小面积芯片，它们彼此绝缘且依次排列。譬如，专利EP 0499707B1中就公布了这样一种模块。已经发现，上述通过压力接触的IGBT模块不能产生稳定的短路。这首先得归因于单个芯片的面积太小，而且硅的体积也太小，在这种情况下短路假稳态过程仅持续几个小时。此外，外壳经常是故意做成不气密的，熔化硅便会同氧气发生反应而形成绝缘SiO2。故障芯片中如果没有任何稳定的短路通径，很可能发生以下最糟的情形。假使模块中剩余的芯片及开关动作依旧完好，它们在关断过程中就要承受电压。这时电流便流过故障芯片，使得完好的芯片都超过了其击穿电压，这样就会形成一种等离子区，导致功率密度极高。结果是整个模块全被破毁。为此，本专利技术的目的就是提供一种功率半导体模块，它由单个小面积的芯片组成，而且当某个芯片发生短路时不会导致整个模块失灵。对于上述该种元件，可由权利要求1特征部分的技术得以实现。专利技术的核心在于，硅半导体的一个或两个主电极直接接上一种涂层，该涂层由一种合适的材料组成，例如银。该涂层材料必须与硅形成一种低共熔混合物。短路时，整个层状结构受到加热，一旦达到低共熔混合物的熔点后，在涂层与硅的接触面上便开始形成一种导电熔体。然后该区域扩散到半导体的整个厚度，由此形成一种金属导电渠。根据专利技术，在受损过程中，遭侵害的硅半导体芯片其主电极之间将形成一种金属导电渠，使得短路很容易就变得稳定。该导电渠只限制在芯片面积上的一部分，但传送全部的额定电流，由此杜绝了其它硅也产生发热现象。该导电渠中的金属导电熔体或相应的硅银固体混合物其熔点都必须低于纯硅的熔点。附附图说明图1示出了本专利技术的一种功率半导体模块剖面图。图形的尺寸比例不是实际的。附图1以剖面图形式示出了本专利技术的一种高功率半导体模块优选实施范例。在共同外壳1中，许多单个的半导体芯片(4)彼此绝缘且呈依次排列，附图1中只画出了两只单个的芯片。这些芯片在电气上作并联连接，而大电流有源半导体结就是通过这种方式由许多单个的面组成的。附图1没有示出常规栅极结点，该结点用来开关半导体元件。半导体芯片4在其下侧及上侧各有一种金属化的主电极5、6，它们与金属接触面保持电连接。芯片装在导电的衬底2上，每个芯片正上方装有一个接触支柱3。另外还有薄片或板片，这在图中没有画出，它们的热膨胀与硅是相匹配的，一方面，该种薄片或板片可用在第一主电极5和衬底2之间，另一方面还用在第二主电极6和接触支柱3之间。这些薄片或板片由诸如钼、铜或钼铜混合物等材料制成。在第一种实施方案中，只有通过给外壳1的端面施加压力才能产生足够的电接触。在该情形下，接触支柱3压到第二个主电极6上，从而接触到芯片4。因此本方案不需要焊剂。根据本专利技术，涂层7位于一个主电极5、6与其相邻的金属接触面之间。依照本专利技术，涂层7也可紧贴于两个主电极之后。利用一种合适的材料薄片极容易制成专利技术中的涂层7，或者把涂层7作为一种涂料涂在主电极上，优选地，涂层7含有Ag材料。通常，专利技术中涂层7的厚度在选择时应大于半导体4厚度的一半。较薄的涂层不足以形成一种连续的导电渠。在第二种实施方案中，接触不只是由压力产生，主电极5、6与金属接触面之间带有焊剂涂层，目的是产生一种粘接材料接头。焊剂涂层可与第一个主电极5、6接触，而专利技术的另一种涂层7可与相反的主电极6、5保持接触。此外，焊剂涂层也可以直接与专利技术的涂层7相接触，在这种情形下，相反各侧可选择为靠压力接触或是焊合方式。还有一种非常有优势的实施方案，其中焊剂涂层与专利技术的涂层7是一样的。在此，焊剂中至少含有一种成份，它能与硅形成低共熔混合物。对硅半导体芯片来说，银是一种合适的低共熔伙伴。银硅合金的熔点为835℃，其原子量为银的11％，因此该熔点远远低于纯硅的熔点。利用银进行实验，产生的是可再生稳定短路，每个芯片(芯片面积为12×12mm)额定载流量可高达1500A，时间超过1000小时。当然，也可以采用金、铜、镁、铝等材料，但由于铝可能被氧化，所以将它优选地做在气密的外壳内。总之，如果选用不同的半导体材料，便可具体采用其它材料。低共熔伙伴无需为纯净物形式，但它可以是混合物或合金的一部分，如一种含银的焊剂。这种混合物的熔点远远低于低共熔混合物的熔点。低共熔伙伴的体积至少应占混合物或合金的10％。对于上述所有实施方案，其损坏过程情形如下首先，损坏过程是在一只单个芯片内发生短路，随后整个额定电流流经该芯片。包含半导体芯片4，电极5、6以及专利技术涂层7在内的多层结构受到加热，一旦温度达到低共熔点，就会产生一种含硅的熔体。倘使专利技术涂层足够厚，从接触面开始，在整个芯片上就会形成一种由熔体组成的导电渠。电流由该导电渠进行传送，从而防止了多层结构加热至纯硅熔点。上述解释没有讲述半导体芯片本身的特性和内部结构。如果模块代表一种IGBT模块的话，则内部结构就相应代表IGBT或二极管的内部结构，当然，专利技术也可适用于其它小面积半导体元件。符号清单1.外壳2.衬底3.接触支柱4.半导体芯片5，6主电极7.涂层本文档来自技高网...

【技术保护点】
一种功率半导体模块，在外壳（１）中含有衬底（２），接触支柱（３），以及一种带两个主电极（５，６）的半导体芯片，其中， ａ）第一个主电极（５）与衬底（２）保持电接触，而第二个主电极（６）则与接触支柱（３）保持电接触， ｂ）在一个主电极（５，６）与衬底（２）或接触支柱（３）之间提供一种导电涂层（７）， 其特征在于， ｃ）涂层（７）包含一种材料，该材料与半导体材料一起组成一种化合物或合金，其熔点低于半导体材料的熔点。

【技术特征摘要】
DE 1998-9-22 19843309.31.一种功率半导体模块，在外壳(1)中含有衬底(2)，接触支柱(3)，以及一种带两个主电极(5，6)的半导体芯片，其中，a)第一个主电极(5)与衬底(2)保持电接触，而第二个主电极(6)则与接触支柱(3)保持电接触，b)在一个主电极(5，6)与衬底(2)或接触支柱(3)之间提供一种导电涂层(7)，其特征在于，c)涂层(7)包含一种材料，该材料与半导体材料一起组成一种化合物或合金，其熔点低于半导体材料的熔点。2.根据权利要求1的功率半导体模块，其特征在于，涂层(7)为一种薄片或一种涂料。3.根据权利要求2的功率半导体模块，其特征在于，衬底(2)与半导体芯片(4)之间的结点以及/或半导体芯片(4)与接触支柱(3)之间的结点不是一...

【专利技术属性】
技术研发人员：T朗，HR策勒，
申请(专利权)人：ABB瑞士有限公司，
类型：发明
国别省市：CH[瑞士]