脉宽检测制造技术

提供了一种包含脉冲发生电路的半导体电路。提供了多个，ｎ个延时元件，均由脉冲同时使能和截止。每个延时元件均适于将脉冲从输入传递到输出，并且脉冲在不同时刻到达各自的输出。提供了多个，ｎ－１个检测器，其输入与相应的延时元件的输入耦合。每个检测器均适于响应接收到的部分脉冲而将其输出状态设置成多个状态中的某一预定状态。检测器输出与半导体电路的输出管脚耦合。提供了一种测试器，适于与半导体输出管脚耦合来检测检测器的输出状态。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及脉宽检测器，更具体而言涉及半导体电路制造中测量脉冲宽度的装置和方法。正如本领域已知的，在半导体电路制造中，相当一部分成本花在这类电路的测试上。为检测出影响电路工作特性的制造或设计缺陷，测试是必要的。例如，多个半导体电路，比如动态随机存取存储器(DRAM)，采用内部发生的脉冲来传递信息。不同的脉冲宽度(即持续时间)传递不同的信息。因为脉冲能控制电路的各种功能，故希望测试电路以保证电路产生的所有脉冲宽度正常。测试这些电路的许多成本来自于测试装置的成本。由于脉宽一般在2-4ns的数量级上，测试装置必须有很精密的时间分辨率来确定脉冲宽度是否可接受。如果通过检测传送脉冲的导体来测量脉宽，并且测试装置用来对该导体上的脉冲进行采样，那么测试装置的脉冲采样频率必须达到1GHz的数量级(即采样周期为1/109秒或1纳秒(ns))才能提供1ns数量级的持续时间分辨率。如此高的工作或采样频率的测试设备通常都很昂贵。符合本专利技术的一个特征是，提供的半导体电路中包含了一种配置成能产生被测信号的操作电路。提供了测试电路来感应此信号。该测试电路提供标志来表示被感应信号的脉冲持续时间是否至少与相应，不同的，持续时间一样长。这些标志有效地将脉冲分成多个时间区间或窗，表示持续时间的不同范围，每个窗的最大持续时间和最小持续时间之差就是该窗的时间间隔。标志表明了其中哪个窗包含了脉冲的持续时间。测试电路提供的标志频率f1低于由最短时间间隔的倒数定义的频率f2。测试电路工作独立于时钟信号，其时钟频率fCLK高于频率f2。采用这种结构，半导体电路中一个可能包含高频分量的信号就能在相对高的有效采样频率fs下进行测试，信号的特征(例如电平或脉宽)可用一种较低频率fc的形式来表达，从而使得有效的高频采样不再需要昂贵的高频测试电路。根据本专利技术的另一特征，提供的半导体电路中包含了一种操作电路，它被配置成能产生包含至少一个脉冲的被测信号。提供的测试电路在高有效采样频率下感应此信号，并产生该脉冲或多个脉冲的特性标志。该特性标志的频率低于有效采样频率。测试电路不需要，从而独立于时钟信号，时钟信号有比有效采样频率更高的时钟频率。采用这种结构，电路元件的高频性能和电路中信号的高频质量就能用低频测试设备来测量。根据本专利技术的另一特征，提供的半导体电路中包含脉冲发生电路。提供了多个，n个延时元件被脉冲同时使能和截止。每个延时元件适于把脉冲从输入传递到其输出，其各自的输出在相应的不同时刻接收到脉冲。提供了多个，n-1个检测器，其输入均与相应延时元件的输入耦合。每个检测器适于响应检测到的部分脉冲而把输出状态设置成多个状态中预定的一种。采用这种结构，可确定脉宽在一个时间间隔为1/fs的持续时间范围内，并且可用一种形式来表达，其可测频率fc低于频率fs。根据本专利技术的另一特征，检测器的输出与半导体电路的输出管脚耦合。在这种结构下，可在半导体电路封装后用相对便宜的测试器检测脉宽。根据本专利技术的另一特征，提供的半导体电路中包含了操作电路，延时元件和译码器。操作电路产生具有一定脉宽的脉冲。脉冲同时使能和截止延时元件，从而将脉冲在不同时刻提供给多个输出端。译码器接收来自延时元件输出端的脉冲，并提供信号来表示包含脉宽的持续时间窗。在这种结构下，相对低频信号可用于表示某个或哪个持续时间窗包含脉宽。例如，这类信号可包含单线上的模拟直流电压，和/或单线上的串行数字二进制直流电平，和/或比如，多线上并行的数字二进制直流电平。根据本专利技术的另一特征，提供的半导体电路中包含了脉冲发生电路，n个串联的延时元件，和n个锁存器。延时元件分别由脉冲的上升和下降沿来使能和截止，并顺次地把脉冲从延时元件输入经相应延时传递到其延时元件输出。每个锁存器适于将其输出设定在第一预定状态，如果该锁存器的输入接收到部分脉冲，而锁存器的输入与相应的延时元件输入耦合。至少其中一个锁存器适于将其输出设定在第二预定状态，如果该锁存器从n个延时元件中最后一个的输出上接收到部分脉冲。采用这种结构，可提供是否产生了任何脉冲的标志，以及如果产生了一个脉冲，其脉宽介于n个有界的持续时间窗中的哪一个，或者其宽度比延时元件的最大延时更长。根据本专利技术的另一特征，提供的半导体电路中包含了脉冲发生电路，n个延时元件，和n-1个锁存器。延时元件适于由在其相应的使能端同时接收到的脉冲的第一和第二边沿来分别使能和截止。每个延时元件适于把脉冲从延时元件输入端经相应的延时后传递到其延时元件输出端。每个锁存器均有锁存输入端，与相应的延时元件输入端耦合，和锁存输出端，并适于向锁存输出端提供直流信号，如果锁存输入端接收到了脉冲的第一边沿。根据本专利技术的另一特征，提供的半导体电路中包含了操作电路，延时元件，和锁存元件。操作电路提供脉冲。延时元件可选择性地与操作电路耦合，由脉冲使能和截止，将脉冲从延时元件输入端经一段延时后传递到其延时元件输出端。锁存元件可选择性地与半导体电路的输出触点耦合，并适于响应其延时元件输出端接收到的部分脉冲而提供直流信号给该触点。根据本专利技术的另一特征，提供一种包含第一装置的装置，该第一装置由其接收的脉冲上升和下降沿分别使能和截止。第一装置配置成可接收脉冲，并把脉冲在多个不同输出时刻提供给多个输出端。不同的输出时刻定义了多个有相应时间间隔的持续时间窗，其中最短时间间隔的倒数代表第一频率。提供的第二装置与第一装置的多个输出端耦合，并适于提供一个或多个标志来表示是否部分脉冲已到达每个输出端。每个标志可在比第一频率低的第二频率下检测。采用这种结构，脉冲的宽度可确定在一个小的持续时间窗内，其时间间隔与第一频率相应，并可用一种形式来表达，它可用低于第一频率的第二频率来检测。根据本专利技术的另一特征，提供一种包含n个串联延时元件的装置。延时元件由脉冲的上升和下降沿分别进行使能和截止。各延时元件适于在其延时元件输入端接收脉冲，并经一段延时后输出信号到其延时元件输出端。n个检测器的检测器输入端均与相应的延时元件输入端耦合，并适于将其检测器输出端设置成第一直流电平，如果其检测器输入端接收到脉冲上升沿。检测器中的第一个适于将其输出端设置成第二直流电平，如果其复位端接收到脉冲上升沿，而该复位端与n个延时元件中最后一个的输出端耦合。根据本专利技术的另一特征，提供了用于测试半导体电路的系统。提供的半导体电路包括用于产生具有一定脉冲持续时间的信号脉冲的电路。提供的测试电路适于提供脉冲持续时间的数字化标志。该数字化标志与多个有各自时间间隔的持续时间窗之一相对应。提供的测试器适于检测此数字化标志，它使用的工作频率低于最短时间间隔的倒数。采用这种结构，测试器可确定脉宽在一个小的持续时间窗内，该窗的时间间隔相应于第一频率，然而其工作频率低于第一频率。根据本专利技术的另一特征，测试电路提供数字化标志给半导体电路的输出管脚。在这种结构下，可在半导体电路封装后用相对便宜，相对低频的测试器检测脉宽。根据本专利技术的另一特征，提供了用于测试半导体电路的系统。提供的半导体电路包括脉冲发生电路。n个延时元件均由脉冲同时使能和截止。延时元件把脉冲传递到输出端，于是脉冲在不同输出时刻到达输出端，从而定义有相应时间间隔的持续时间窗。n-1个检测器的检测器输入均与延时元件之一的输入耦合，并适于把检本文档来自技高网...

【技术保护点】
一种装置包含：第一装置，分别由其接收到的脉冲的上升和下降沿使能和截止，第一装置被配置成在多个不同的输出时刻提供脉冲给多个输出端，从而定义多个有各自相应时间间隔的持续时间窗，其中最短时间间隔的倒数定义第一频率；以及第二装置，与多个输出 端耦合，并适于提供一个或多个标志来表示部分脉冲是否被各输出端接收，各标志可在比第一频率低的第二频率下是可检测的。

【技术特征摘要】
US 1999-3-30 09/2810201.一种装置包含第一装置，分别由其接收到的脉冲的上升和下降沿使能和截止，第一装置被配置成在多个不同的输出时刻提供脉冲给多个输出端，从而定义多个有各自相应时间间隔的持续时间窗，其中最短时间间隔的倒数定义第一频率；以及第二装置，与多个输出端耦合，并适于提供一个或多个标志来表示部分脉冲是否被各输出端接收，各标志可在比第一频率低的第二频率下是可检测的。2.如权利要求1的装置，其中多个延时元件有相应的多个并联输入端。3.如权利要求1的装置，其中多个延时元件串联从而在它们之间传递脉冲。4.一种半导体电路包含操作电路，配置成产生含有至少一个脉冲的被测信号；测试电路，配置成在有效采样频率下感应信号，并产生至少一个脉冲特征的标志，此标志在低于有效采样频率的频率下可测，测试电路工作独立于时钟信号，该时钟信号的时钟频率高于有效采样频率。5.如权利要求4的电路，其中测试电路配置成产生信号中脉冲持续时间的标志。6.一种半导体电路包含操作电路，用于产生有一定脉宽的脉冲；多个延时元件，由脉冲同时使能和截止，该多个延时元件适于在多个不同时刻提供至少部分脉冲给多个延时元件输出端；以及译码器，与该多个延时元件输出端耦合，并响应该多个延时元件输出端上的脉冲而提供信号来表示包含了脉宽的持续时间窗。7.如权利要求6的电路，其中的信号是幅值相应于该窗的直流信号。8.如权利要求6的电路，其中的信号是表示二进制值的一组直流信号的部分。9.一种半导体电路包含脉冲发生电路；多个，n个延时元件，由脉冲同时使能和截止，每个延时元件均适于把脉冲从输入传递到输出，该多个，n个延时元件配置成在不同时刻传递脉冲到相应的该多个，n个延时元件的输出；以及n-1个检测器，其检测器输入均与该多个，n个延时元件中相应的一个的输入耦合，每个检测器适于响应接收到的部分脉冲而将检测器输出状态设置成多个状态中的某预定状态。10.如权利要求9的电路，其中每个检测器输出可选择性地与电路的一个输出管脚耦合。11.如权利要求9的电路，其中的多个，n个延时元件串联，把脉冲从一个延时元件的输出传递到另一个延时元件的输入。12.如权利要求11的电路，其中由该多个，n个延时元件中每一个延时元件的输入输出之间所带给脉冲的延时基本上相同。13.如权利要求10的电路，其中的多个，n个延时元件中每一个的输入端均连在一起。14.如权利要求13的电路，其中每个延时元件适于在其输入输出之间把脉冲延时一个基本唯一的延时量。15.如权利要求10的电路，其中的标志是直流能级。16.如权利要求10的电路，还包括另一个检测器，其检测器输入与多个，n个延时元件中第一个的输入耦合。17.如权利要求16的电路，还包括另一个检测器，其检测器输入与多个，n个延时元件中最后一个的输出耦合。18.一种半导体电路包含脉冲发生电路；多个，n个延时元件串联，适于同时分别被脉冲上升和下降沿使能和截止，当脉冲在该延时元件的延时元件输入和延时元件输出之间传递时，每个延时元件均适于延时该脉冲；以及多个，n个锁存器，其锁存器输入均与相应的延时元件输入耦合，每个锁存器适于响应在其锁存器输入接收到的部分脉冲而将锁存器输出端状态设置成第一预定状态，该多个，n个锁存器中选出一个的锁存器复位端与多个，n个延时元件中最后一个的输出耦合，并适于响应在该锁存器复位端接收到的部分脉冲而将该锁存器状态设置成第二预定状态。19.如权利要求18的电路，其中的多个...

【专利技术属性】
技术研发人员：G弗兰科夫斯凯，H特莱茨基，
申请(专利权)人：因芬尼昂技术北美公司，
类型：发明
国别省市：US[美国]