适用于一个硅通路的双向信号采集电路及集成电路制造技术

本发明专利技术提供一种适用于一个硅通路的双向信号采集电路及集成电路，包括：并联设置于每一个芯片处的第一元器件和第二元器件，所述第一元器件用于使信号按照第一方向传递，所述第二元器件用于使信号按照第二方式传递；所述第一元器件和第二元器件分别与连接线连接，第一元器件和第二元器通过所述连接线与相邻的芯片的硅通路连接；第一锁存器和/或第二锁存器，分别与所述第一元器件和/或第二元器连接，用于对第一元器件和/或第二元器在每个时刻所采集的信号进行记录。本发明专利技术提供的技术方案，能够通过双向信号采集电路实现在一个硅通孔内进行双向信号的传输，在保障每个芯片的位置能够有效确定的前提下，降低了硅通孔的数量。降低了硅通孔的数量。降低了硅通孔的数量。

【技术实现步骤摘要】
适用于一个硅通路的双向信号采集电路及集成电路


[0001]本专利技术涉及半导体
，尤其涉及一种适用于一个硅通路的双向信号采集电路及集成电路。

技术介绍

[0002]传统的DRAM，也即动态随机存储存储器，已无法满足如今例如人工智能、数据服务器应用等领域内，对存储设备的存储容量和存储速率所提出的更高要求。而硅通孔(TSV)互连技术，是一种完全穿过硅晶圆或芯片，并于芯片表面和背面之间形成数千个垂直互连电路连接技术，该技术相较于引线键合、倒装芯片等传统堆叠解决方案，其形成的三维封装集成电路具有互连长度更小的优点。因此基于硅通孔互连技术实现存储设备容量和带宽扩展的这一特性，其被作为提升DRAM性能和密度的重要手段，已经在现有的动态随机存取存储器中得到较为广泛的运用。
[0003]以控制器和芯片的一次读写过程为例。如图1所示，示出了现有技术下堆叠芯片的读写过程。图中的控制器(control ler)向芯片(chip)发送一个读指令，当芯片接收到读指令后，将其存储的数据送出。在送出数据的同时，芯片还会发送一个返回的读指令，回到控制器处。
[0004]在多芯片堆叠中，对于控制器在某一时刻发送出的指令，由于顶层芯片距离控制器的本征距离要大于底层芯片，则顶层芯片接收到该信号的时间要比底层芯片晚得多，也即，对不同层芯片请求数据时，其信号时序不同，那么采用硅通孔技术实现多芯片堆叠时，不同层间芯片的信号时序则是芯片设计中无法规避的问题。现有技术中，通常是根据堆叠芯片的数量，以及芯片在堆叠中所处的位置，在形成堆叠集成后为每一块芯片配置其相应的时序。实际上，由于芯片内部的逻辑都是提前设定的，因此尽管在芯片堆叠集成完成后，能够获取当前堆叠中包含的芯片的数量和某一芯片所处的位置，然而在芯片堆叠完成后再对芯片进行后期时序调节是非常麻烦的。
[0005]在芯片堆叠后进行调节的技术难题，究其原因在于，芯片无法自动识别其在堆叠中相对于其他芯片的位置(主要是顶层芯片和底层芯片)，也无法自动识别自己是否为顶层或者底层芯片，从而芯片也就无法根据其相对顶层芯片和/或底层芯片的位置来配置相应时序。
[0006]为了解决上述的问题，现有技术中提供了一种基于时序的芯片位置识别方法，其会通过第一信号和第二信号在每层芯片处的传递时序，得到不同芯片的位置关系，但是通过第一信号和第二信号实现芯片位置关系的确定时，每个芯片至少需要两个硅通孔(TSV)，其中一个硅通孔(TSV)用于在每个芯片之间传递第一信号，另一个硅通孔(TSV)用于在每个芯片之间传递第二信号，如图2所示，该种方式导致第一信号和第二信号的传递需要分别占用一个硅通孔(TSV)，导致硅通孔(TSV)的数量较多。

技术实现思路

[0007]本专利技术实施例提供一种适用于一个硅通路的双向信号采集电路及集成电路，能够通过双向信号采集电路实现在一个硅通孔内进行双向信号的传输，在保障每个芯片的位置能够有效确定的前提下，降低了硅通孔的数量。
[0008]本专利技术实施例的第一方面，提供一种适用于一个硅通路的双向信号采集电路，其特征在于，包括：
[0009]并联设置于每一个芯片处的第一元器件和第二元器件，所述第一元器件用于使信号按照第一方向传递，所述第二元器件用于使信号按照第二方式传递；
[0010]所述第一元器件和第二元器件分别与连接线连接，第一元器件和第二元器通过所述连接线与相邻的芯片的硅通路连接；
[0011]第一锁存器和/或第二锁存器，分别与所述第一元器件和/或第二元器连接，用于对第一元器件和/或第二元器在每个时刻所采集的信号进行记录。
[0012]可选地，在第一方面的一种可能实现方式中，所述第一元器件为第一三态门，所有芯片的第一三态门的输入、输出排列方式相同；
[0013]所述第一三态门具有第一信号输出线，所述信号输出线与所述第一锁存器连接，所述第一锁存器用于对流经所述第一三态门的第一信号进行存储。
[0014]可选地，在第一方面的一种可能实现方式中，所述第二元器件为第二三态门，所有芯片的第二三态门的输入、输出排列方式相同；
[0015]所述第二三态门具有信号输出线，所述第二信号输出线与所述第二锁存器连接，所述第二锁存器用于对流经所述第二三态门的第二信号进行存储。
[0016]可选地，在第一方面的一种可能实现方式中，还包括：
[0017]信号发生装置，用于创建锁存器的时钟信号，RSTB全局信号为低电平时，第一三态门打开，第一信号通过所述硅通路和第一元器件由基底处的芯片传递至顶层的芯片，全局信号RSTB的上升沿创建时钟信号，该时钟信号传递给第一锁存器，以存储第一信号。
[0018]可选地，在第一方面的一种可能实现方式中，RSTB全局信号为高电平时，第二三态门打开，第二信号通过所述硅通路和第二元器件由顶层的芯片传递至基底处的芯片，所述RSTB延迟的上升沿创建时钟信号，该时钟信号传递给第二锁存器，以存储第二信号。
[0019]可选地，在第一方面的一种可能实现方式中，还包括：
[0020]信号发生装置，用于创建锁存器的时钟信号。RSTB全局信号为低电平时，第一三态门打开，第一信号通过所述硅通路和第一元器件由基底处的芯片传递至顶层的芯片，芯片内部电源系统READY信号的上升沿创建时钟信号，该时钟信号传递给第一锁存器，以存储第一信号。
[0021]可选地，在第一方面的一种可能实现方式中，RSTB全局信号为高电平时，第二三态门打开，第二信号通过所述硅通路和第二元器件由顶层的芯片传递至基底处的芯片；所述RSTB延迟的上升沿创建时钟信号，该时钟信号传递给第二锁存器，以存储第二信号。
[0022]本专利技术实施例的第二方面，提供一种集成电路，包括上述的适用于一个硅通路的双向信号采集电路，包括：
[0023]多层硅板，其中每层硅板中设置有多个芯片；
[0024]每个芯片中分别设置有所述双向信号采集电路；
[0025]任意两个相邻层的硅板通过硅通路建立电连接关系，双向信号采集电路基于所述硅通路与垂直、相邻的芯片连接。
[0026]本专利技术提供的一种适用于一个硅通路的双向信号采集电路及集成电路，能够通过双向信号采集电路实现在一个硅通孔内进行双向信号的传输，在保障每个芯片的位置能够有效确定的前提下，降低了硅通孔的数量。
[0027]通过两个锁存器能够对不同方向传递信号分别进行锁存，以方便后续的时序比对进而得到每个芯片在集成电路中的位置关系。
附图说明
[0028]图1为现有技术中的堆叠芯片的读写过程；
[0029]图2为现有技术中的硅通道及信号采集电路示意图；
[0030]图3为本申请中的硅通道及信号采集电路示意图；
[0031]图4为本申请中的第一信号在硅通道及信号采集电路中的传递示意图；
[0032]图5为本申请中的第二信号在硅通道及信号采集电路中的传递示意图。
具体实施方式
[0033]为使本专利技术实施例的目的、技术方案和本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种适用于一个硅通路的双向信号采集电路，其特征在于，包括：并联设置于每一个芯片处的第一元器件和第二元器件，所述第一元器件用于使信号按照第一方向传递，所述第二元器件用于使信号按照第二方式传递；所述第一元器件和第二元器件分别与连接线连接，第一元器件和第二元器通过所述连接线与相邻的芯片的硅通路连接；第一锁存器和/或第二锁存器，分别与所述第一元器件和/或第二元器连接，用于对第一元器件和/或第二元器在每个时刻所采集的信号进行记录。2.根据权利要求1所述的适用于一个硅通路的双向信号采集电路，其特征在于，所述第一元器件为第一三态门，所有芯片的第一三态门的输入、输出排列方式相同；所述第一三态门具有第一信号输出线，所述信号输出线与所述第一锁存器连接，所述第一锁存器用于对流经所述第一三态门的第一信号进行存储。3.根据权利要求1所述的适用于一个硅通路的双向信号采集电路，其特征在于，所述第二元器件为第二三态门，所有芯片的第二三态门的输入、输出排列方式相同；所述第二三态门具有信号输出线，所述第二信号输出线与所述第二锁存器连接，所述第二锁存器用于对流经所述第二三态门的第二信号进行存储。4.根据权利要求1所述的适用于一个硅通路的双向信号采集电路，其特征在于，还包括：信号发生装置，用于创建锁存器的时钟信号，RSTB全局信号为低电平时，第一三态门打开，第一信号通过所述硅通路和第一元器件由基底处的芯片传递至顶层的芯片，全局信号RSTB的上升沿...

【专利技术属性】
技术研发人员：亚历山大，
申请(专利权)人：浙江力积电子有限公司，
类型：发明
国别省市：