一种MIPID-PHY接口摄像头模组的测试系统及方法技术方案

本发明专利技术涉及是摄像头测试技术领域，公开了一种MIPI D

【技术实现步骤摘要】
D
‑
PHY接口；主时钟MLCK，用于给摄像头模组提供时钟源；RST以及预留的4个GPIO信号，RST用于摄像头模组复位控制，而预留的GPIO则用于兼容不同摄像头模组的差异控制信号；IIC信号，用于配置管理摄像头模组。
[0008]作为本专利技术的进一步方案，所述的接口信号还包括5路电源信号，依次用于摄像头模组的VPP、AVDD、DOVDD、DVDD、AFVCC电源，电压范围均在0~5V范围内程控配置。
[0009]作为本专利技术进一步的方案；所述的标准化接口端还包括2通道标准化的摄像头模组接口，所述的摄像头模组接口的信号定义能够兼容连接摄像头模组的型号。
[0010]作为本专利技术进一步的方案，在所述的测试模块的FPGA内容上，利用FPGA的可编程资源实现MIPI CSI
‑
2 V1.1接收逻辑，实现摄像头模组的图像接收逻辑；另外还根据测试需求定制实现ISP图像处理逻辑。
[0011]作为本专利技术进一步的方案，在测试模块中，通过支持OpenCV的库，来实现图像检测测试算法，设计语言包括C、C++和python。
[0012]一种MIPI D
‑
PHY接口摄像头模组的测试方法，所述的方法包括：匹配接口信号，连接摄像头模组；提取摄像头模组所采集到的图形信息；以xilinx的DRM框架管理采集的图像数据，利用ARM核和GPU核和FPGA资源来加速计算图像检测测试算法，得出测试结果。
[0013]作为本专利技术进一步的方案，在Zynq UltraScale+ MPSoC的ARM核上运行linux系统，直接使用linux系统的资源库，其中内置的GPU和FPGA资源用于加速计算分析摄像头测试内容。
[0014]作为本专利技术进一步的方案，在Zynq UltraScale+ MPSoC的FPGA实现MIPI CSI
‑
2 V1.1协议接收部分内容，实现MIPI接口的图像接收，其中FPGA拥有并行接收并处理多路MIPI接口的图像数据。
[0015]与现有技术相比，本专利技术的有益效果是：产品形态上，不再以PC电脑作为主控，而是以Zynq UltraScale+ MPSoC系列芯片作为主控处理器，后者有足够的性能匹配PC电脑，并且可以将整套测试系统集成在同一个板卡以及机盒中，做嵌入式模块设计。摄像头模组测试接口做标准化接口设计，尽可能多的兼容不同型号的摄像头模组，接口包含电源、MIPI D
‑
PHY信号、GPIO、时钟/复位信号； 在Zynq UltraScale+ MPSoC的ARM核上运行linux系统，可以直接使用linux系统的资源库，其中内置的GPU和FPGA资源可以加速计算分析摄像头测试内容。在Zynq UltraScale+ MPSoC的FPGA实现MIPI CSI
‑
2 V1.1协议接收部分内容，实现MIPI接口的图像接收，其中FPGA拥有并行处理的优势，可以并行实现同时接收并处理多路MIPI接口的图像数据，从而实现多通道摄像头模组接口并行测试。进而实现整体的结构优化，解决无论是整机还是插卡式的摄像头模组测试产品，不仅体积较大，其应用成本还高昂的问题。
附图说明
[0016]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术中的一些实施例。
[0017]图1为本专利技术实施例提供的适用于本专利技术实施例的一种MIPI D
‑
PHY接口摄像头模组的测试系统的结构示意图。
[0018]图2为本专利技术实施例中提供的一种接口信号的结构示意图。
[0019]图3为本专利技术实施例中提供的一种电源信号的结构示意图。
具体实施方式
[0020]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0021]需要说明，若本专利技术实施例中有方向性指示(诸如上、下、左、右、前、后......)，则其仅用于解释在某一特定姿态下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
[0022]另外，若在本专利技术中涉及“第一”、“第二”等的描述，则其仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本专利技术要求的保护范围之内。
[0023]以下结合具体实施例对本专利技术的具体实现进行详细描述：图1示出了本专利技术中一种MIPI D
‑
PHY接口摄像头模组的测试系统的的结构组成，并且所述的MIPI D
‑
PHY接口摄像头模组的测试系统应用于能够实时连接互联网的设备，该设备可以是手机、平板电脑和计算机等可以通信的设备，此处不做具体限定，所述的一种MIPI D
‑
PHY接口摄像头模组的测试系统详述如下：标准化接口端100，用于连接摄像头模组，提供接口信号。
[0024]摄像头模组测试接口做标准化接口设计，尽可能多的兼容不同型号的摄像头模组，接口包含电源、MIPI D
‑
PHY信号、GPIO、时钟/复位信号。
[0025]cpu与外部设备、存储器的连接和数据交换都需要通过接口设备来实现，前者被称为I/O接口，而后者则被称为存储器接口。存储器通常在cpu的同步控制下工作，接口电路比较简单，I/O接口的功能是负责实现cpu通过系统总线把I/O电路和外围设备联系在一起。比如SATA，它是Serial ATA的缩写，即串行ATA。这是一种完全不同于并行ATA的新型硬盘接口类型，由于采用串行方式传输数据而得名。SATA总线使用嵌入式时钟信号，具备了更强的纠错能力，与以往相比其最大的区别在于能对传输指令（不仅仅是数据）进行检查，如果发现错误会自动矫正，这在很大程度上提高了数据传输的可靠性。串行接口还具有结构简单、支持热插拔的优点。
[0026]在本专利技术实施例中，数据传输的渠道可以为用户所使用的手机、平板电脑和计算机等可以通信的设备。通过上述设备可以与服务器通过数据线、WiFi或者其他网络进行连接，从而将客户端中项目数据进行上传。而且所述的客户端还可以为手机、平板电脑和计算机等可以通信的设备上使用的APP或者后台软件，并通过上述方式进行数据的传输。本领域
技术人员可以理解，上述设备的描述仅仅是示例，并不构成对设备的限定，可以包括比上述描述更多或更少的部件，或者组合某些部件，或者不同的部件，例如可以包括输入本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种MIPI D
‑
PHY接口摄像头模组的测试系统，其特征在于，所述的系统包括：标准化接口端，用于连接摄像头模组，提供接口信号；图像采集模块，用于提取摄像头模组所采集到的图形信息；测试模块，ARM核上运行linux系统，然后以xilinx的DRM框架管理采集的图像数据，利用ARM核和GPU核和FPGA资源来加速计算图像检测测试算法，得出测试结果。2.根据权利要求1所述的一种MIPI D
‑
PHY接口摄像头模组的测试系统，其特征在于，所述的测试模块包括主控处理器，所述的主控处理器选用Zynq UltraScale+ MPSoC芯片，所述的Zynq UltraScale+ MPSoC芯片包括多个Cortex
‑
A53 ARM核、内嵌GPU核、FPGA资源以及能够直连摄像头模组的MIPI D
‑
PHY类型IO。3.根据权利要求2所述的一种MIPI D
‑
PHY接口摄像头模组的测试系统，其特征在于，所述的接口信号包括MIPI D
‑
PHY信号、IIC信号、主时钟MCLK、复位RST以及预留的GPIO信号，其中MIPI D
‑
PHY信号，用于连接摄像头模组的MIPI D
‑
PHY接口；主时钟MLCK，用于给摄像头模组提供时钟源；RST以及预留的4个GPIO信号，RST用于摄像头模组复位控制，而预留的GPIO则用于兼容不同摄像头模组的差异控制信号；IIC信号，用于配置管理摄像头模组。4.根据权利要求3所述的一种MIPI D
‑
PHY接口摄像头模组的测试系统，其特征在于，所述的接口信号还包括5路电源信号，依次用于摄像头模组的VPP、AVDD、DOVDD、DVDD、AFVCC电源，电压范围均在0~5V范围内程控配置。5.根据权利要求1...

【专利技术属性】
技术研发人员：朱勇，刘洋，林金坤，
申请(专利权)人：广州思林杰科技股份有限公司，
类型：发明
国别省市：