下电保护电路及电子设备制造技术

本申请提供一种下电保护电路及电子设备，包括：第一可控元件和第二可控元件；其中，该第一可控元件的第一端连接第一节点和具有缓存功能的外接模块的下电使能引脚，第二端接地，控制端连接控制器；该第二可控元件的第一端连接待机电源，第二端连接该外接模块的供电引脚，控制端连接该控制器；该第一节点为在系统未下电时保持高电位的节点；该控制器用于在系统下电时，控制该第一可控元件导通，以使该下电使能引脚接地；以及该控制器还用于在系统下电时起，经过预定时长后，控制该第二可控元件断开，以切断待机电源与该供电引脚之间的路径。本申请提供的方案能够降低能耗。本申请提供的方案能够降低能耗。本申请提供的方案能够降低能耗。

【技术实现步骤摘要】
下电保护电路及电子设备


[0001]本申请涉及电路
，尤其涉及一种下电保护电路及电子设备。

技术介绍

[0002]为满足电子设备功能多样化的需求，通常需要在电子设备中增设具有不同功能的外接模块。由于一些外接模块具备缓存功能，在电子设备下电时需要保护其内部缓存内容的完整性。
[0003]现有技术中，将外接模块的供电引脚接入待机电源，并将下电使能引脚接入下电保护电路，当下电时通过下电保护电路使能外接模块的下电使能引脚(POWER_OFF#)，此时待机电源仍可向外接模块的供电引脚提供一定延时的供电，故可满足外接模块在改延时时间内进行内部数据的缓存。
[0004]然而，通过上述方式设计的下电保护电路，在外接模块完成数据缓存后，会产生下电状态下待机功耗高的问题。

技术实现思路

[0005]本申请提供一种下电保护电路及电子设备，用以降低电子设备下电状态下的能耗。
[0006]第一方面，本申请提供一种下电保护电路，应用于电子设备，该电子设备包括控制器和具有缓存功能的外接模块，该外接模块包括供电引脚和下电使能引脚；该下电保护电路包括：第一可控元件和第二可控元件；其中，
[0007]该第一可控元件的第一端连接该下电使能引脚和第一节点，该第一可控元件的第二端接地，该第一可控元件的控制端连接该控制器；该第二可控元件的第一端连接待机电源，该第二可控元件的第二端连接该外接模块的供电引脚，该第二可控元件的控制端连接该控制器；该第一节点为在系统未下电时保持高电位的节点；
[0008]该控制器用于在系统下电时，控制该第一可控元件导通，以使该下电使能引脚接地；以及该控制器还用于在系统下电时起，经过预定时长后，控制该第二可控元件断开，以切断待机电源与该供电引脚之间的路径。
[0009]在一种可能的实现方式中，该下电保护电路还包括：负载元件；
[0010]该第一节点为该负载元件的一端，该负载元件的另一端连接该第二可控元件的第二端。
[0011]在一种可能的实现方式中，该下电保护电路还包括：负载元件；
[0012]该第一节点为该负载元件的一端，该负载元件的另一端连接该待机电源。
[0013]在一种可能的实现方式中，该负载元件包括电阻。
[0014]在一种可能的实现方式中，该电阻的阻值为1k～10k欧姆。
[0015]在一种可能的实现方式中，该第一可控元件包括第一MOS管；该第二可控元件包括第二MOS管；其中，
[0016]该第一可控元件的第一端为该第一金属
‑
氧化物
‑
半导体场效晶体MOS管的输入极，该第一可控元件的第二端为该第一MOS管的输出极，该第一可控元件的控制端为该第一 MOS管的控制极；
[0017]该第二可控元件的第一端为该第二MOS管的输入极，该第二可控元件的第二端为该第二MOS管的输出极，该第二可控元件的控制端为该第二MOS管的控制极。
[0018]在一种可能的实现方式中，该第一MOS管为NMOS管；
[0019]该第一MOS管的输入极为该NMOS管的漏极，该第一MOS管的输出极为该NMOS 管的源极，该第一MOS管的控制极为该NMOS管的栅极。
[0020]在一种可能的实现方式中，该第二MOS管为PMOS管；
[0021]该第二MOS管的输入极为该PMOS管的源极，该第二MOS管的输出极为该PMOS 管的漏极，该第二MOS管的控制极为该PMOS管的栅极。
[0022]在一种可能的实现方式中，该控制器的供电引脚连接至待机电源。
[0023]第二方面，本申请提供一种电子设备，包括：控制器、具有缓存功能的外接模块、以及如第一方面或第一方面中任一种所述的下电保护电路；其中，该外接模块包括供电引脚和下电使能引脚。
[0024]本申请提供的下电保护电路及电子设备，在外接模块的下电供电引脚和控制器之间设置第一可控元件，在外接模块的供电引脚和待机电源之间设置第二可控元件。在系统下电时，控制器通过控制所述第一可控元件，使能外接模块的下电使能引脚，实现对外接模块的下电，另外所述控制器在经过预定时长后，通过控制第二可控元件断开，切断待机电源与外接模块的供电引脚之间的路径，从而将外接模块从待机电源上卸下，实现降低下电状态下的能耗。
附图说明
[0025]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
[0026]图1为一种典型的下电保护电路的结构示意图；
[0027]图2为另一种典型的下电保护电路的结构示意图；
[0028]图3为本申请提供的一种下电保护电路的结构示意图；
[0029]图4为本申请提供的另一种下电保护电路的结构示意图；
[0030]图5为本申请提供的又一种下电保护电路的结构示意图；
[0031]图6为本申请提供的再一种下电保护电路的结构示意图。
[0032]通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。
[0033]附图标记说明：
[0034]110：主机；
[0035]120：4G/5G模块；
[0036]210：主机；
[0037]220：4G/5G模块；
[0038]310：控制器；
[0039]320：外接模块；
[0040]321：下电使能引脚；
[0041]322：供电引脚；
[0042]330：第一可控元件；
[0043]340：第二可控元件；
[0044]350：接地；
[0045]360：待机电源；
[0046]370：第一节点；
[0047]380：负载元件。
具体实施方式
[0048]下面将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置例子。
[0049]图1为一种典型的下电保护电路的结构示意图。如图1所示，以主机110和4G/5G 模块120为例进行介绍。由于4G/5G模块120需要保护其内部Flash内容的完整性，因此在4G/5G模块120下电时，需要通过下电保护电路提供4G/5G模块进行内部数据缓存的延时时间。图1中，主机110的供电引脚VCC连接主电源；可控元件N型金属
‑
氧化物
‑ꢀ
半导体场效应晶体管(negative channel metal
‑
oxide
‑
semiconductor field
‑
...

【技术保护点】

【技术特征摘要】
1.一种下电保护电路，应用于电子设备，其特征在于，所述电子设备包括控制器和具有缓存功能的外接模块，所述外接模块包括供电引脚和下电使能引脚；所述下电保护电路包括：第一可控元件和第二可控元件；其中，所述第一可控元件的第一端连接所述下电使能引脚和第一节点，所述第一可控元件的第二端接地，所述第一可控元件的控制端连接所述控制器；所述第二可控元件的第一端连接待机电源，所述第二可控元件的第二端连接所述外接模块的供电引脚，所述第二可控元件的控制端连接所述控制器；所述第一节点为在系统未下电时保持高电位的节点；所述控制器用于在系统下电时，控制所述第一可控元件导通，以使所述下电使能引脚接地；以及所述控制器还用于在系统下电时起，经过预定时长后，控制所述第二可控元件断开，以切断待机电源与所述供电引脚之间的路径。2.根据权利要求1所述的下电保护电路，其特征在于，所述下电保护电路还包括：负载元件；所述第一节点为所述负载元件的一端，所述负载元件的另一端连接所述第二可控元件的第二端。3.根据权利要求1所述的下电保护电路，其特征在于，所述下电保护电路还包括：负载元件；所述第一节点为所述负载元件的一端，所述负载元件的另一端连接所述待机电源。4.根据权利要求2或3所述的下电保护电路，其特征在于，所述负载元件包括电阻。5.根据权利要求4所述的下电保护电路，其特征在于，所述电阻的阻值为1k～10k欧姆。6.根据权利要求1所述的下电保护电路，其特征在于，所述第一可控元件包括第一...

【专利技术属性】
技术研发人员：张文乐，李健健，
申请(专利权)人：西安易朴通讯技术有限公司，
类型：新型
国别省市：