【技术实现步骤摘要】
本专利技术涉及用于形成具有规定的介质特性的膜的成膜方法和成膜装置。
技术介绍
近来,以半导体装置的高速化和小型化要求为背景,希望半导体元件作成多层及线路作得很细。例如,对于0.15μm以下的设计规则来说,具有多层结构的线路的信号传播速度延迟,不能达到所希望的高速化。为了防止随着线路的微细化而造成延迟增大,使用电介质常数低的层间绝缘膜是有效的。从这样的观点出发,研究目前各种绝缘膜形成材料。其中,通过在膜中形成原子水平的空孔,实现比材料固有的介电常数低的介电常数的多孔质膜引人注目。作为形成多孔质低介电常数膜的方法,开发了以具有环状结构的原料作为出发物质、形成绝缘膜的方法。环状结构由于其内部本质上有空孔,可以在维持环状结构的状态下,通过使多个原料分子结合,形成多孔质膜。这种方法例如在A.Grill等人在Mat.Res.Soc.Symp.Proc.Vol.565(107)1999年发表的文章中作了说明。在这种方法中,具有环状结构的原料,例如利用热灯丝或作为平行平板型的等离子体,直接被激发,进行膜的形成反应。例如,在使用环状硅氧烷分子作原料的情况下,通过使构成环状部分的 ...
【技术保护点】
一种成膜方法,其特征在于:包括:将被处理基板(19)配置在处理室(11)内的工序;将包含具有环状结构的物质的处理气体导入至所述处理室(11)内的处理气体导入工序;和将用于激发所述处理气体的激发用气体以激发状态导入至所 述处理室(11)内的激发用气体导入工序。
【技术特征摘要】
JP 2001-8-30 261443/20011.一种成膜方法,其特征在于包括将被处理基板(19)配置在处理室(11)内的工序;将包含具有环状结构的物质的处理气体导入至所述处理室(11)内的处理气体导入工序;和将用于激发所述处理气体的激发用气体以激发状态导入至所述处理室(11)内的激发用气体导入工序。2.如权利要求1所述的成膜方法,其特征在于在所述激发用气体导入工序中,导入所述激发用气体的等离子体。3.如权利要求1所述的成膜方法,其特征在于还包括在所述被处理基板(19)上施加偏压的工序。4.如权利要求2所述的成膜方法,其特征在于还包括在所述被处理基板(19)上施加偏压的工序。5.一种成膜装置,其特征在于包括在内部配置被处理基板(19)的处理室(11);将包含具有环状结构的物质的处理气体导入至所述处理室(11)内的处理气体导入部(26);和将用于激发所述处理气体的激发用气体以激发状态导入至所述处理室(11)内的激发用气体导入部(32)。6.如权利要求5所述的成膜装置,其特征在于还包括设置在所述处理室(11)的外部并生成所述激发用气体的等离子体的等离子体生成部(34)。7.如权利要求5所述的成膜装置,其特征在于还包括用于在所述被处理基板(19)上施加偏压的电压施加部(20...
【专利技术属性】
技术研发人员:三好秀典,杉浦正仁,柏木勇作,香川惠永,太田与洋,
申请(专利权)人:东京毅力科创株式会社,
类型:发明
国别省市:JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。