半导体器件的形成方法技术

一种利用高频等离子体ＣＶＤ法形成半导体器件的方法，所述半导体器件在衬底上具有由硅系列薄膜构成的多个ｐｉｎ结，其特征在于，按下述顺序进行如下工序：形成第一半导体层的工序；用包含０．０１～０．５重量％的水分的部件接触覆盖上述第一半导体层的表面的工序；除掉上述部件的工序；在上述第一半导体层上形成第二半导体层的工序。根据本发明专利技术，能够高效率地形成具有层叠了许多硅系列薄膜的结构的半导体器件，能够形成批间特性的偏差少、具有更优良的均匀性和特性的半导体器件，另外，能够提供一种紧密性和耐环境性优良的半导体器件。

【技术实现步骤摘要】

本专利技术涉及。
技术介绍
高频等离子体CVD(即，化学气相沉积)法容易大面积化和低温形成，具有加工生产能力高的优点。作为硅系列薄膜的形成方法，高频等离子体CVD法是有力的手段。若将太阳能电池作为具有由硅系列薄膜构成的半导体结的半导体器件的例子来考虑，则与已有的利用了矿物燃料的能量相比，虽然使用了硅系列薄膜的太阳能电池的优点在于，能源无穷尽，发电过程清洁，但是为了推进普及，就需要进一步降低每一发电电量的单价。因此，实现低成本化的生产技术的确立、用于提高光电转换效率的技术的确立、与用于进一步稳定形成具有期望特性的半导体器件的均匀性有关的技术、用于提高考虑了多数设置在屋外的实际使用条件的耐环境性的技术，都成为重要的技术课题。作为具有由硅系列薄膜构成的半导体结的半导体器件的生产方法，已知有用单一的半导体形成容器依次形成所需的导电型的半导体层的方法、为了防止混入杂质气体而用独立的半导体形成容器形成p层、i层、n层的称作间歇方式的方法等。此外，作为防止混入杂质和实现低成本化的生产方法，在美国专利4,400,409号中公开了采用卷装进出(Roll to Roll)方式的连续等离子体CVD法。另外，对于一些特性和生产率的提高，特开2002-170973中公开了一种，其特征是具有使半导体界面暴露在氧气气氛中的工序。作为，已公开的高频等离子体法是优秀的，但在包含多个pin结的情况和p层、i层、n层为多层结构的情况下，所需的半导体形成容器的数量就增加。在半导体器件的形成工序中，在连续连结所有的半导体形成容器、连续形成半导体层的情况下，在每次需要对一部分半导体形成容器进行维护、检查、修理等时，就需要使装置全体运转都停下来。此外，还取决于在半导体形成中途取出到大气中的情况、沉积条件、环境条件、保管条件，但有时还认为取决于各批间的特性的偏差，特别是光电转换效率的偏差。本专利技术的目的在于提供一种能够高效率地形成具有层叠了许多硅系列薄膜的结构的，另外，提供一种批间特性的偏差少、具有更优良的均匀性和特性的，及一种紧密性和耐环境性等优良的半导体器件。
技术实现思路
本专利技术提供了一种利用高频等离子体CVD法形成半导体器件的方法，所述半导体器件在衬底上具有由硅系列薄膜构成的多个pin结，其特征在于，按下述顺序进行如下工序形成第一半导体层的工序；用包含0.01～0.5重量％的水分的部件接触并覆盖上述第一半导体层的表面的工序；除掉上述部件的工序；在上述第一半导体层上形成第二半导体层的工序。在本专利技术中，上述部件最好用10g/cm2至100g/cm2的压力与上述第一半导体表面接触。20g/cm2至80g/cm2更好。在本专利技术中，最好在用上述部件使上述第一半导体表面被接触覆盖的工序中，上述第一半导体表面的温度高于除掉上述部件工序中的上述第一半导体表面的温度，其间使温度缓慢下降。在本专利技术中，最好在从用上述部件使上述第一半导体表面被接触覆盖的工序至除掉上述部件的工序中的至少一部分中把所述器件保持在大气中的工序。最好在真空中进行用上述部件进行接触覆盖的工序，之后，把所述器件保存在大气中，再在真空中进行除掉上述部件的工序。但也可以在大气中进行用上述部件进行接触覆盖的工序和除掉上述部件的工序。此外，最好把所述器件保持在干燥的氮气气氛中。而且，最好在密闭空间中保持。在本专利技术中，上述部件最好由无纺布构成。作为本专利技术的最佳方式，能够列出有由一种导电类型半导体构成上述第一半导体层、由与该一种导电类型半导体不同的其他导电类型半导体构成上述第二半导体层的结构，和由相同的导电类型半导体构成上述第一半导体层和上述第二半导体层的结构。作为本专利技术的最佳方式，上述高频等离子体CVD法可以包括卷装进出法。根据本专利技术，能够高效率地形成具有层叠了许多硅系列薄膜的结构的半导体器件，还能够形成批间特性的偏差少、具有更优良的均匀性和特性的半导体器件。另外，还能够提供一种紧密性和耐环境性等优良的半导体器件。附图说明图1A、1B、1C、1D和1E是表示本专利技术的形成半导体器件的方法的示意图。图2A和2B是表示本专利技术另一种形成半导体器件的方法的示意图。图3为表示含有适用于本专利技术的形成方法的半导体器件的光电动势元素的一个例子的示意剖面图。图4是表示制造适用于本专利技术的形成方法的半导体器件的层叠膜形成装置。图5为光电动势元件的光电变换效率的分布图。具体实施例方式以下说明本专利技术的最佳实施例，但本专利技术不限定于本实施方式。在Roll to Roll法中，根据现有技术，为了分离衬底，使用了芳香族聚酰胺纸和PET等的薄膜，但在形成半导体层的中途取出到大气中的情况下，还取决于沉积条件、环境条件、保管条件，但有时认为取决于各批间的特性，特别是光电转换效率的偏差。我们注重研究的结果发现，根据覆盖半导体表面的部件的处理方法和滚筒的处理，在部件的水分量与光电转换效率的偏差之间是有关联的。我们认为这是来自分离衬底的部件的水分对半导体层的表面有影响。因此，使用0.05mm的芳香族聚酰胺纸(Du Pont公司制造的“NOMEX”)作为部件，使用按照后述的图1的顺序改变了水分量的部件，形成半导体器件到中途，在密闭空间的干燥氮气气氛中放置一天，然后在刚刚连续不断地形成了剩余的半导体器件后，就由于部件的水分量而观察到光电转换效率的偏差变大的区域。若水分量多于0.5％，就发现光电转换效率降低的倾向，认为批间的光电转换效率的偏差倾向于变大。此外，在水分量在0.01％以下时，能看到批间的光电转换效率的偏差倾向于变大。尽管光电转换效率发生偏差的详细原因不明，但可以认为是由半导体层界面上适度地形成的微细的氧原子层抑制了掺杂物的扩散的结果，以及因为水分向半导体层的吸附或结合而使半导体层变性的原因。只是，若上述过程进行的过度了，则半导体层的变性增大，关系到串联电阻的增大和曲线因子(以下称作FF)的降低，引起光电转换效率的降低和光电转换效率的偏差。另一方面可以认为，在水分量少的情况下，部件的下半部变强，部件与半导体表面的接触就不均匀。因此，半导体层变性后的层的形成变得不均匀，光电转换效率的偏差就变大。此外，根据以上所述可知，可以认为若不均匀地接触，就引起光电转换效率的偏差。根据本专利技术者们的观点，部件与半导体层接触的压力最好在10g/cm2至100g/cm2之间。最好在使上述第一半导体表面被上述部件接触覆盖的工序中，上述第一半导体表面的温度高于除掉上述部件工序中的上述第一半导体表面的温度，其间使温度缓慢下降。温度高则反应容易的进行此外，由于随着反应的进行，反应自身变慢，因此，与部件接触之后温度马上就变高，之后缓慢变低，最初比较快地进行半导体层的变性，之后，由于温度的降低和厚度的增大，就缓慢地进行，因此认为，厚度均匀，偏差变少，光电转换效率的偏差变少。此外，由于考虑到缓和界面上的应力，因此紧密性也提高。根据本专利技术，在真空中等减压的状态下进行保管达到了更稳定的条件，同时就需要维持成真空环境的装置等。由于在从使上述第一半导体表面与上述部件接触覆盖的工序至除掉上述部件的工序中的至少一部分中，插入了把器件保持在大气中的工序，因此，也能用不进行维护的装置，根据需要制作半导体器件的一部分pin结，并进行保管，因此，能提高总的生产率。此外，通过准备多台半导体形成本文档来自技高网...

【技术保护点】
一种利用高频等离子体ＣＶＤ法形成半导体器件的方法，所述半导体器件在衬底上具有由硅系列薄膜构成的多个ｐｉｎ结，其特征在于，按下述顺序进行如下工序：形成第一半导体层的工序；用含有０．０１～０．５重量％的水分的部件接触、覆盖上述第 一半导体层的表面的工序；除掉上述部件的工序；以及在上述第一半导体层上形成第二半导体层的工序。

【技术特征摘要】
JP 2003-5-7 129063/20031.一种利用高频等离子体CVD法形成半导体器件的方法，所述半导体器件在衬底上具有由硅系列薄膜构成的多个pin结，其特征在于，按下述顺序进行如下工序形成第一半导体层的工序；用含有0.01～0.5重量％的水分的部件接触、覆盖上述第一半导体层的表面的工序；除掉上述部件的工序；以及在上述第一半导体层上形成第二半导体层的工序。2.如权利要求1所述的半导体器件的形成方法，其特征在于，上述部件用10g/cm2至100g/cm2的压力与上述第一半导体表面接触。3.如权利要求1所述的半导体器件的形成方法，其特征在于，上述第一半导体表面在用上述部件接触、覆盖该第一半导体表面的工序中的温度高于在除掉上述部件工序中的温度，其间使温度缓慢下降。4.如权利要求1所述的半导体器件的形成方法，其特征在于，在从用上述部件接触、覆盖上述...

【专利技术属性】
技术研发人员：東川誠，
申请(专利权)人：佳能株式会社，
类型：发明
国别省市：JP[日本]