【技术实现步骤摘要】
本专利技术涉及一种焊料凸块及其制作方法，尤指一种避免产生寄生电容的虚拟焊料凸块结构(parasitic capacitance-preventing dummy solder bump)及制作方法。
技术介绍
在现今的封装技术中，高效率电子组件通常都利用焊锡球(solder balls)或是焊料凸块(solder bumps)来达到彼此之间电性和机械性连接的目的。举例来说，超大规模集成电路(very large scale integration，VLSI)便是利用焊锡球或是焊锡凸块而与一电路板(circuit board)或其它次级的封装基底(packaging substrate)电连接。这种连接技术称为倒装晶片接合(Flip-chip，FC)，又称为C4接合(Controlled Collapse Chip Connection)。倒装晶片接合属于平面阵列式(Area Array)的接合，因此能应用于极高密度的电子组装。简单来说，倒装晶片接合的观念是先在IC芯片的焊垫上长成焊锡凸块，然后再将IC芯片置放到组装基板上并完成焊垫对位后，并以再流焊(Reflo...
【技术保护点】
【技术特征摘要】
1.一种避免产生寄生电容的虚拟焊料凸块结构，该虚拟焊料凸块结构是形成于一基底上，该虚拟焊料凸块结构包含有至少一形成于该基底表面的导电层；一形成于该基底表面并覆盖于该导电层上的介电层；一形成于该介电层表面的覆晶球下金属层 以及一形成于该覆晶球下金属层上的焊料凸块。2.根据权利要求1所述的避免产生寄生电容的虚拟焊料凸块结构，其特征是该基底为一半导体芯片，且该半导体芯片中另形成有一集成电路，而该介电层至少包含有一由化学气相沉积制程所形成的沉积层，用来当作保护层。3.根据权利要求2所述的避免产生寄生电容的虚拟焊料凸块结构，其特征是该沉积层是包含有氮化硅或氧化硅。4.根据权利要求1所述的避免产生寄生电容的虚拟焊料凸块结构，其特征是该覆晶球下金属层是由一溅镀制程所形成的金属层所构成。5.根据权利要求1所述的避免产生寄生电容的虚拟焊料凸块结构，其特征是该介电层表面另形成有多个焊料凸块结构。6.根据权利要求5所述的避免产生寄生电容的虚拟焊料凸块结构，其特征是各该焊料凸块结构均是包含有一形成于该介电层表面的金属垫；一形成于该金属垫表面的覆晶球下金属层 以及一形成于该覆晶球下金属层上的焊料凸块。7.根据权利要求6所述的避免产生寄生电容的虚拟焊料凸块结构，其特征是各该焊料凸块结构均另包含有至少一介层插塞，用来电连接各该焊料凸块结构与其下方相对应的该导电层。8.根据权利要求5所述的避免产生寄生电容的虚拟焊料凸块结构，其特征是该焊料凸块结构是设于该基底表面的中央区域，而该等虚拟焊料凸块结构则是设于该基底表面的外围区域并环绕有至少一前述的该焊料凸块结构。9.根据权利要求1所述的避免产生寄生电容的虚拟焊料凸块结构，其特...
【专利技术属性】
技术研发人员：饶瑞孟，许兴仁，陈国明，刘洪民，王坤池，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。