半导体器件的隔离的形成方法技术

本发明专利技术提供一种半导体器件的隔离的形成方法，所述方法包括：提供衬底，该衬底包括第一区域和第二区域；在衬底上形成图案化的硬掩膜层；以图案化的硬掩膜层为掩膜对衬底进行第一次刻蚀，在第一区域形成若干第一沟槽，在第二区域形成若干第二沟槽，第一沟槽的宽度小于第二沟槽的宽度，第一沟槽的深度小于第二沟槽的深度；在图案化的硬掩膜层的上表面及第一沟槽和第二沟槽各自的底面和侧壁形成牺牲层；以牺牲层为掩膜，沿第一沟槽对衬底进行第二次刻蚀，直至第一沟槽的深度与第二沟槽的深度基本相同；去除残留的牺牲层。本发明专利技术能够减轻硅刻蚀负载效应。蚀负载效应。蚀负载效应。

【技术实现步骤摘要】
半导体器件的隔离的形成方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体器件的隔离的形成方法。

技术介绍

[0002]在半导体衬底上形成浅沟槽隔离(Shallow Trench Isolation，STI)时，光罩局部的开口面积大小会对硅刻蚀的刻蚀速率有很大影响，于是会出现刻蚀负载效应。如图1所示，在衬底刻蚀过程中，由于图形的尺寸不同，导致刻蚀深度不同，宽的图形刻蚀深，窄的图形刻蚀浅，形成与图形尺寸相关的负载效应。这种负载效应会引起半导体器件的断层缺陷，因此必须想办法克服这种与图形尺寸相关的负载效应。

技术实现思路

[0003]为解决上述问题，本专利技术提供一种半导体器件的浅沟槽隔离的形成方法，能够减轻硅刻蚀负载效应。
[0004]本专利技术提供一种半导体器件的浅沟槽隔离的形成方法，包括：
[0005]提供衬底，所述衬底包括第一区域和第二区域；
[0006]在所述衬底上形成图案化的硬掩膜层；
[0007]以图案化的所述硬掩膜层为掩膜对所述衬底进行第一次刻蚀，在所述第一区域形成若本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的隔离的形成方法，其特征在于，包括：提供衬底，所述衬底包括第一区域和第二区域；在所述衬底上形成图案化的硬掩膜层；以图案化的所述硬掩膜层为掩膜对所述衬底进行第一次刻蚀，在所述第一区域形成若干第一沟槽，在所述第二区域形成若干第二沟槽，所述第一沟槽的宽度小于所述第二沟槽的宽度，所述第一沟槽的深度小于所述第二沟槽的深度；形成牺牲层，所述牺牲层覆盖图案化的所述硬掩膜层的上表面及所述第一沟槽和所述第二沟槽各自的底面和侧壁；以所述牺牲层为掩膜，沿所述第一沟槽对所述衬底进行第二次刻蚀，直至所述第一沟槽的深度与所述第二沟槽的深度基本相同；去除残留的所述牺牲层。2.根据权利要求1所述的方法，其特征在于，所述牺牲层通过化学气相沉积或者原子层沉积形成。3.根据权利要求1所述的方法，其特征在于，所述牺牲层的材料为SiO2。4.根据权利要求1所述的方法，其特征在于，...

【专利技术属性】
技术研发人员：慎寿范，黄元泰，周娜，李俊杰，
申请(专利权)人：真芯北京半导体有限责任公司，
类型：发明
国别省市：