一种功率半导体器件及其制造方法技术

本发明专利技术公开了一种功率半导体器件及其制造方法，此器件包括碳化硅N型衬底，所述碳化硅N型衬底上设有N型外延层，所述N型外延层上设有P基区，所述P基区中形成N+源区和P+源区，以形成中间器件，所述中间器件表面淀积有绝缘介质材料层和栅介质材料层，所述绝缘介质材料层和栅介质材料层上淀积有多晶硅，所述N+源区与P+源区表面形成有欧姆接触层，所述P+源区与P+源区之间的N型外延层表面形成有肖特基接触层，所述欧姆接触层和肖特基接触层上设有源极，所述多晶硅上设有栅极，所述碳化硅N型衬底的背面设有漏极。本发明专利技术具有减小栅漏电荷，提高芯片利用率，降低反并联二极管损耗，提高反并联二极管的浪涌能力等优点。并联二极管的浪涌能力等优点。并联二极管的浪涌能力等优点。

【技术实现步骤摘要】
一种功率半导体器件及其制造方法


[0001]本专利技术主要涉及半导体
，具体涉及一种功率半导体器件及其制造方法。

技术介绍

[0002]功率MOSFET器件在开关应用中，必须克服栅极电荷才能将晶体管调节到特定电压，而晶体管的开关速度在更大的栅极电荷时显著降低。此外，晶体管受更高栅极电荷影响，故障率增加。栅漏电荷是栅极电荷中的主要部分，且由于密勒效应，将开关电压施加到栅极放大了栅漏电容。因此，希望最小化栅漏电容，以减少栅极电荷，提高晶体管的开关速度、效率和故障率。
[0003]在电力电子系统中，功率MOSFET器件通常需要搭配续流二极管(Free Wheeling Diode,FWD)使用以确保系统的安全稳定。因此在传统功率MOSFET模块或单管器件中，通常会有FWD与其反向并联，该方案不仅增加了器件的个数、模块的体积及生产成本，而且封装过程中焊点数的增加会影响器件的可靠性，金属连线所产生的寄生效应还影响器件的整体性能。
[0004]目前碳化硅平面栅MOSFET商业化产品采用的器件元胞结构，如图1所示。沟道迁移率低是碳化硅平本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种功率半导体器件，其特征在于，包括碳化硅N型衬底(1)，所述碳化硅N型衬底(1)上设有N型外延层(2)，所述N型外延层(2)上设有P基区(3)，所述P基区(3)中形成N+源区(4)和P+源区(5)，以形成中间器件，所述中间器件表面淀积有绝缘介质材料层(6)和栅介质材料层(7)，所述绝缘介质材料层(6)和栅介质材料层(7)上淀积有多晶硅(8)，所述N+源区(4)与P+源区(5)表面形成有欧姆接触层(10)，所述P+源区(5)与P+源区(5)之间的N型外延层表面形成有肖特基接触层(11)，所述欧姆接触层(10)和肖特基接触层(11)上设有源极(12)，所述多晶硅(8)上设有栅极(13)，所述碳化硅N型衬底(1)的背面设有漏极(14)。2.根据权利要求1所述的功率半导体器件，其特征在于，所述N型外延层(2)、部分P基区(3)、欧姆接触层(10)、肖特基接触层(11)形成JBS或MPS。3.根据权利要求1所述的功率半导体器件，其特征在于，部分P基区(3)、P+源区(5)、绝缘介质材料层(6)和多晶硅(8)形成P型MOS电容。4.根据权利要求1所述的功率半导体器件，其特征在于，所述碳化硅N型衬底(1)、N型外延层(2)、栅介质材料层(7)和多晶硅(8)形成N型MOS电容。5.根据权利要求3和4所述的功率半导体器件，其特征在于，所述P型MOS电容和N型MOS电容串联。6.根据权利要求1所述的功率半导体器件，其特征在于，所述多晶硅(8)的面积可变化。7.一种如权利要求1～6中任意一项所述的功率半导体器件的制造方法，其特征在于，包括步骤：第1步：...

【专利技术属性】
技术研发人员：高秀秀，柯攀，戴小平，
申请(专利权)人：湖南国芯半导体科技有限公司，
类型：发明
国别省市：