一种基于时间交织的多相数字接收架构及其数字校正方法技术

本发明专利技术公开了一种基于时间交织的多相数字接收架构及其数字校正方法，在传统时间交织采样数字接收架构基础上，分析多相架构实现思路，并采用小数延迟频域滤波的方法，不仅节省了多通道数据处理模块，且适用于频域处理，节省了失配校正所需要的资源；在此基础上，进一步分析多相架构中的子通道过采样以及频域校正原理，将小数延迟滤波的操作归并到频域变换多相架构本身固有的操作之中，借此最大限度实现模块共用，这不仅进一步降低资源损耗，且在架构上直接等价于传统的乘法因子操作，即系统节省了失配校正带来的群延迟，最大限度上实现模块共用，为设备小型化、轻量化提供了技术支撑。撑。撑。

【技术实现步骤摘要】
一种基于时间交织的多相数字接收架构及其数字校正方法


[0001]本专利技术属于军用电子侦察设备的数字接收技术，特别是一种基于时间交织的多相数字接收架构及其数字校正方法。

技术介绍

[0002]宽带数字接收技术以及频谱感知技术因其突出的优越性而受到越来越多的关注，例如美国EDO公司的ELINT/ESL系统ES
‑
5060，其侦察频段为0.5～18GHz，又如泰克公司DPO7700ZSX示波器最高采样率已到达200GSPS。以上各种应用均包含了两项关键技术：频谱快速估计以及宽带高速数字采样，其中又以高速采样为主要瓶颈。由于受到现有工艺和结构的限制，单个ADC芯片，很难满足高速率以及高分辨率的要求，目前主要提高ADC性能的方式有三种：1)频域交织采样；2)时间扩展模数转换技术；3)时间交织采样。对于频域交织采样，其主要缺点是模拟分析滤波器组的非理想特性造成信息损失，故综合滤波器组要实现信号完全重构异常困难；对于时间扩展模数转换技术，实现所需的系统过于庞大，不利于集成化以及小型化；相比上述两种实现方法，时间交织采样成为高速系统最有希望的解决方案。
[0003]多通道交织采样突破单通道采样在速度上的瓶颈，但通道间存在的失配使得整个ADC精度和动态性能恶化，这些失配主要包括基准失配、增益失配、采样时间失配，其中采样时间失配由于与输入信号有关，成为研究热点以及亟待解决的关键问题。目前主流的失配校正方法主要分为两类：1)模拟域失配校正；2)数字域失配校正。模拟域校正不仅需要增加模拟器件，且环境(如电磁、温度)一旦发生改变，模拟校正很难具有良好的适应性。数字域失配校正具有良好的鲁棒性，但在实际应用中，仍然需要解决数字域失配参数计算、数字域失配校正等问题。

技术实现思路

[0004]本专利技术的目的在于提供一种鲁棒性好、硬件资源消耗少、适用于宽带信号且群延迟小的基于时间交织的多相数字接收架构及其数字校正方法。
[0005]实现本专利技术目的的技术解决方案为：一种基于时间交织的多相数字接收架构，包括顺次设置的M路子通道、M路一级FFT、M路通道校正模块，M为大于2的自然数，每一路子通道分别通过对应一路的一级FFT、通道校正模块接入二级FFT，二级FFT的输出接入信号检测模块；
[0006]对频域变换进行多相架构分解，通过M路一级FFT将M路子通道的信号变换到频域，完成多相架构的傅里叶变换；针对采样时间失配的校正，采用小数延迟滤波的方法，将小数延迟滤波的操作通过M路通道校正模块在频域进行；从而在数字域完成失配参数估计、失配数字校正。
[0007]一种基于时间交织的多相数字接收架构的数字校正方法，包括通道失配参数估计、通道失配数字校正，具体步骤如下：
[0008]步骤1、参数提取：通过控制整机的中频自检板或外部信号源注入给定频率信号，并将每一路子通道AD转换后的数据通过一级FFT进行傅里叶变换；
[0009]步骤2、校正基准失配：M路通道校正模块记录每一路傅里叶变换数据的0频点数值，即为对应直流分量，后续数据的0频点直接减去该数值，即完成基准失配的校正；
[0010]步骤3、增益失配及采样时间失配参数估计：以第1路为基准，计算待校正的采样时间失配参数，并将通道的峰值以第1路为基准进行归一化，得到待校正的增益失配参数；
[0011]步骤4、通道校正：通过理论计算得出理想情况下多相傅里叶变换修正项，将步骤3得到的待校正的采样时间失配参数进行复信号转变，得到exp(jωt)的形式，并将该结果与多相傅里叶变换修正项、步骤3中计算得到的待校正的增益失配参数对应相乘，完成通道校正，由M路通道校正模块输出至二级FFT；
[0012]步骤5、频域转换：二级FFT针对M路通道校正模块输出的数据，对每一时间拍得到的各通道并行数据进行傅里叶变换，完成整个多相频域变换；
[0013]步骤6、将二级FFT输出的数据输入到信号检测模块，完成对应的频域信号检测。
[0014]本专利技术与现有技术相比，其显著优点是：
[0015]1、数字失配校正：采用数字域校正方法，从失配参数估计到失配校正均在数字域完成，对于不同环境具有更高的鲁棒性；
[0016]2、模块共用：既不需要独立的参数计算模块，也不需要额外的参数校正模块；针对采样时间失配的校正，采用小数延迟滤波的方法，为了进一步节省资源，将小数延迟滤波在频域进行，且通过对频域变换进行多相架构分解，将小数延迟滤波的操作归并到频域变换多相架构本身固有的操作之中，借此最大限度实现模块共用，进一步节省了硬件资源，为设备小型化、轻量化提供了技术支撑；
[0017]3、适用于宽带信号：并非采用简单的相位补偿思路，而是采用小数延迟滤波操作，因此校正方法适用于宽带信号；
[0018]4、群延迟小：将小数延迟滤波的操作归并到频域变换多相架构之中，因此进行小数延迟滤波并完成频域变换，理论上与直接频域变换所需要的硬件资源以及群延迟时间完全一致，这说明小数延迟滤波不再额外占用系统群延迟时间，可见本专利技术的系统群延迟更小。
附图说明
[0019]图1是基于时间交织采样的传统数字接收架构示意图。
[0020]图2是基于时间交织采样的多相数字接收架构示意图。
[0021]图3是基于时间交织采样的改进数字接收架构示意图。
具体实施方式
[0022]本专利技术一种基于时间交织的多相数字接收架构，包括顺次设置的M路子通道、M路一级FFT、M路通道校正模块，M为大于2的自然数，每一路子通道分别通过对应一路的一级FFT、通道校正模块接入二级FFT，二级FFT的输出接入信号检测模块；
[0023]对频域变换进行多相架构分解，通过M路一级FFT将M路子通道的信号变换到频域，完成多相架构的傅里叶变换；针对采样时间失配的校正，采用小数延迟滤波的方法，将小数
延迟滤波的操作通过M路通道校正模块在频域进行；从而在数字域完成失配参数估计、失配数字校正。
[0024]进一步地，所述M路子通道，通过控制整机的中频自检板或外部信号源注入给定频率信号，并将每一路子通道获取的信号进行AD转换后输入至对应的一级FFT。
[0025]进一步地，所述M路通道校正模块，功能如下：
[0026](1)校正基准失配：记录每一路傅里叶变换数据的0频点数值，即为对应直流分量，后续数据的0频点直接减去该数值，即完成基准失配的校正；
[0027](2)增益失配及采样时间失配参数估计：以第1路为基准，提取频域变换后各通道与第1路信号的相位差，以及傅里叶变换信号峰值，对相位差计算得出的时间差，同时将该时间差与时间差理论值进行差分计算，得到待校正的采样时间失配参数；并将通道的峰值以第1路为基准进行归一化，得到待校正的增益失配参数；
[0028](3)通道校正：通过理论计算得出理想情况下多相傅里叶变换修正项，将得到的待校正的采样时间失配参数进行复信号转变，得到exp(jωt)的形式，并将该结果与多相傅里叶变换修正项、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于时间交织的多相数字接收架构，其特征在于，包括顺次设置的M路子通道、M路一级FFT、M路通道校正模块，M为大于2的自然数，每一路子通道分别通过对应一路的一级FFT、通道校正模块接入二级FFT，二级FFT的输出接入信号检测模块；对频域变换进行多相架构分解，通过M路一级FFT将M路子通道的信号变换到频域，完成多相架构的傅里叶变换；针对采样时间失配的校正，采用小数延迟滤波的方法，将小数延迟滤波的操作通过M路通道校正模块在频域进行；从而在数字域完成失配参数估计、失配数字校正。2.根据权利要求1所述的基于时间交织的多相数字接收架构，其特征在于，所述M路子通道，通过控制整机的中频自检板或外部信号源注入给定频率信号，并将每一路子通道获取的信号进行AD转换后输入至对应的一级FFT。3.根据权利要求1所述的基于时间交织的多相数字接收架构，其特征在于，所述M路通道校正模块，功能如下：(1)校正基准失配：记录每一路傅里叶变换数据的0频点数值，即为对应直流分量，后续数据的0频点直接减去该数值，即完成基准失配的校正；(2)增益失配及采样时间失配参数估计：以第1路为基准，提取频域变换后各通道与第1路信号的相位差，以及傅里叶变换信号峰值，对相位差计算得出的时间差，同时将该时间差与时间差理论值进行差分计算，得到待校正的采样时间失配参数；并将通道的峰值以第1路为基准进行归一化，得到待校正的增益失配参数；(3)通道校正：通过理论计算得出理想情况下多相傅里叶变换修正项，将得到的待校正的采样时间失配参数进行复信号转变，得到exp(jωt)的形式，并将该结果与多相傅里叶变换修正项、得到待校正的增益失配参数对应相乘，完成通道校正。4.根据权利要求1所述的基于时间交织的多相数字接收架构，其特征在于，所述二级FF...

【专利技术属性】
技术研发人员：丁兆贵，王坤达，张秋实，居易，聂慧锋，翟羽佳，
申请(专利权)人：中国船舶重工集团公司第七二三研究所，
类型：发明
国别省市：