正交调制数字接收机的多通道相位校准方法、系统、介质、终端技术方案

本发明专利技术提供一种正交调制数字接收机的多通道相位校准方法、系统、介质、终端，包括以下步骤：获取参考通道和校准通道的I路和Q路的采样值；根据所述采样值计算所述校准通道相对于所述参考通道的相位差；根据所述相位差对所述校准通道的I路和Q路信号进行校准。本发明专利技术的正交调制数字接收机的多通道相位校准方法、系统、介质、终端能够在消耗较少计算资源的前提下，计算出较高精度的通道间相位差值，实现有效的相位校准。效的相位校准。效的相位校准。

【技术实现步骤摘要】
正交调制数字接收机的多通道相位校准方法、系统、介质、终端


[0001]本专利技术涉及数字接收机的
，特别是涉及一种正交调制数字接收机的多通道相位校准方法、系统、介质、终端。

技术介绍

[0002]如图1所示，在具有多个接收通道的数字接收机系统中，从天线接收到的信号需要在放大、滤波等操作后进行下变频，再经过滤波和IQ解调等操作后进行ADC采样，可以得到数字基带信号。在接收信号的整个过程中，在器件层面上，各个接收通道上的器件性能存在个体差异。在板级层面上，各个通道的温度、走线等因素也可能给信号带来影响。还有在芯片层面上，数字接收机芯片本身的锁相环模块可能存在相位差异，使得各个通道本振信号存在相位差异，导致信号经过下变频后也可能带来通道之间的不同延时。以上这些因素都会给各个接收通道带来不同的延时。这些通道之间的延时反映在下变频后的基带信号上就是相位差异。相位差异过大时，整个系统各个通道之间的同步性就会很差。
[0003]对于多路信号接收系统来说，各个通道之间的延时是一项十分重要的指标，必须保证延时不会过大。现有技术中，使用比较多的方法是基于两路实数信号的互相关算法。但该方法存在计算量大、计算时间长、消耗资源多的问题。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种正交调制数字接收机的多通道相位校准方法、系统、介质、终端，能够在消耗较少计算资源的前提下，计算出较高精度的通道间相位差值，实现有效的相位校准。
[0005]为实现上述目的及其他相关目的，本专利技术提供一种正交调制数字接收机的多通道相位校准方法，包括以下步骤：获取参考通道和校准通道的I路和Q路的采样值；根据所述采样值计算所述校准通道相对于所述参考通道的相位差；根据所述相位差对所述校准通道的I路和Q路信号进行校准。
[0006]于本专利技术一实施例中，根据计算所述校准通道相对于所述参考通道的相位差，其中，I1(n)为所述参考通道的I路采样值，I2(n),Q2(n)为所述校准通道的I路和Q路的采样值，其中1≤n≤m，m、n均为自然数，m为采样个数。
[0007]于本专利技术一实施例中，根据I
′2＝I2cosδ
‑
Q2sinδ对所述校准通道的I路信号进行校准；根据Q
′2＝I2sinδ+Q2cosδ对所述校准通道的Q路信号进行校准，其中I2、Q2为所述校准通道的I路信号和Q路信号，δ为所述校准通道相对于所述参考通道的相位差，I
′2、Q
′2为所述校准通道校准后的I路信号和Q路信号。
[0008]本专利技术提供一种正交调制数字接收机的多通道相位校准系统，包括获取模块、相位差计算模块和校准模块；
[0009]所述获取模块用于获取参考通道和校准通道的I路和Q路的采样值；
[0010]所述相位差计算模块用于根据所述采样值计算所述校准通道相对于所述参考通道的相位差；
[0011]所述校准模块用于根据所述相位差对所述校准通道的I路和Q路信号进行校准。
[0012]于本专利技术一实施例中，所述相位差计算模块根据计算所述校准通道相对于所述参考通道的相位差，其中，I1(n)为所述参考通道的I路采样值，I2(n),Q2(n)为所述校准通道的I路和Q路的采样值，其中1≤n≤m，m、n均为自然数，m为采样个数。
[0013]于本专利技术一实施例中，所述校准模块根据I
′2＝I2cosδ
‑
Q2sinδ对所述校准通道的I路信号进行校准；根据Q
′2＝I2sinδ+Q2cosδ对所述校准通道的Q路信号进行校准，其中I2、Q2为所述校准通道的I路信号和Q路信号，δ为所述校准通道相对于所述参考通道的相位差，I
′2、Q
′2为所述校准通道校准后的I路信号和Q路信号。
[0014]本专利技术提供一种存储介质，其上存储有计算机程序，该程序被处理器执行时实现上述的正交调制数字接收机的多通道相位校准方法。
[0015]本专利技术提供一种终端，包括：处理器及存储器；
[0016]所述存储器用于存储计算机程序；
[0017]所述处理器用于执行所述存储器存储的计算机程序，以使所述终端执行上述的正交调制数字接收机的多通道相位校准方法。
[0018]于本专利技术一实施例中，所述处理器采用FPGA。
[0019]本专利技术提供一种正交调制数字接收机的多通道相位校准系统，包括上述的终端和采样模块；
[0020]所述采样模块用于获取参考通道和校准通道的I路和Q路的采样值并发送至所述终端。
[0021]如上所述，本专利技术的正交调制数字接收机的多通道相位校准方法、系统、介质、终端，具有以下有益效果：
[0022](1)非常适用于IQ调制的信号，可以快速计算出信号相位差；
[0023](2)算法精度高，能够满足对各通道相位一致性的高要求；
[0024](3)便于使用FPGA等硬件实现算法，该方法主要使用乘加运算，避免了除法等消耗资源高的运算，故易于实现，能够大幅度节省计算资源；
[0025](4)基于FPGA验证平台进行效果验证，本专利技术能够将各通道相位差控制在1.5度之内，使得各通道延时差明显减小。
附图说明
[0026]图1显示为现有技术中的数字接收机于一实施例中的结构示意图；
[0027]图2显示为本专利技术的正交调制数字接收机的两个通道的模型示意图；
[0028]图3显示为本专利技术的正交调制数字接收机的多通道相位校准方法于一实施例中的流程图；
[0029]图4显示为本专利技术的正交调制数字接收机的多通道相位校准方法的验证平台于一
(t)，它们的互相关函数定义为那么零时刻的互相关函数为为
[0042]对于存在相位误差的两个接收通道，将通道1作为参考通道，将通道2作为校准通道，从而通过对通道2进行校准，实现通道1和通道2的相位同步。
[0043]将参考通道和校准通道接收收到的同频率信号的I路和Q路分别记为(I1，Q1)和(I2，Q2)。
[0044]I1＝Acos(ωt+φ1)
[0045]Q1＝Asin(ωt+φ1)
[0046]I2＝Bcos(ωt+φ2)
[0047]Q2＝Bsin(ωt+φ2)
[0048]其中，φ1和φ2分别为参考通道和校准通道的接收信号的相位。那么，I1和I2在零时刻的互相关函数为推导可得，
[0049]运用三角函数和差化积公式可以得：
[0050][0051][0052][0053]同理，对I1和Q2的零时刻的互相关函数进行推导，可得：
[0054][0055][0056][0057][0058][0059]因此，可得：
[0060][0061][0062]由上可知，可以根据两路信号零时刻的互相关函数值来计算两个接收通道相位差。然而在使用计算机或FPGA进行数据处理时，常常使用的是对连续信号进行采样得到的离散信号值。因此，需要本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种正交调制数字接收机的多通道相位校准方法，其特征在于：包括以下步骤：获取参考通道和校准通道的I路和Q路的采样值；根据所述采样值计算所述校准通道相对于所述参考通道的相位差；根据所述相位差对所述校准通道的I路和Q路信号进行校准。2.根据权利要求1所述的正交调制数字接收机的多通道相位校准方法，其特征在于：根据计算所述校准通道相对于所述参考通道的相位差，其中，I1(n)为所述参考通道的I路采样值，I2(n)，Q2(n)为所述校准通道的I路和Q路的采样值，其中1≤n≤m，m、n均为自然数，m为采样个数。3.根据权利要求1所述的正交调制数字接收机的多通道相位校准方法，其特征在于：根据I
′2＝I2cosδ
‑
Q2sinδ对所述校准通道的I路信号进行校准；根据Q
′2＝I2sinδ+Q2cosδ对所述校准通道的Q路信号进行校准，其中I2、Q2为所述校准通道的I路信号和Q路信号，δ为所述校准通道相对于所述参考通道的相位差，I
′2、Q
′2为所述校准通道校准后的I路信号和Q路信号。4.一种正交调制数字接收机的多通道相位校准系统，其特征在于：包括获取模块、相位差计算模块和校准模块；所述获取模块用于获取参考通道和校准通道的I路和Q路的采样值；所述相位差计算模块用于根据所述采样值计算所述校准通道相对于所述参考通道的相位差；所述校准模块用于根据所述相位差对所述校准通道的I路和Q路信号进行校准。5.根据权利要求4所述的正交调制数字接收机的多通道相位...

【专利技术属性】
技术研发人员：赵海均，陈华，刘家瑞，郁发新，
申请(专利权)人：浙江大学，
类型：发明
国别省市：